第三章 组合逻辑电路3.1 组合逻辑电路的分析3.3 组合电路中的竞争冒险3.2 组合逻辑电路的设计1重点、难点提示n重点：（1）组合电路在结构及功能上的特点；（2）组合电路的分析方法和设计方法；n难点：组合逻辑电路的设计方法；2概述电路特点:电路中不包含存储信号的记忆单元， 也不存在输出到输入的反馈通路。 功能特点:任意时刻的输出信号只与此时刻的输 入信号有关，而与信号作用前电路的 输出状态无关无记忆组合逻辑电路的特点数字电路分类：组合逻辑电路和时序逻辑电路。3每一个输出变量是全部或部分输入变量的函数：L1=f1（A1、A2、Ai）L2=f2（A1、A2、Ai）Lj=fj（A1、A2、Ai） 组合逻辑电路框图概述4(1)(1) 由逻辑图写出输出端的逻辑表达式由逻辑图写出输出端的逻辑表达式 (2) (2) 运用逻辑代数化简或变换运用逻辑代数化简或变换 (3) (3) 列逻辑状态表列逻辑状态表 (4) (4) 分析逻辑功能分析逻辑功能已知逻辑电路已知逻辑电路确定逻辑功能逻辑功能分析步骤：分析步骤：3.1 组合逻辑电路的分析52.举例说明组合逻辑电路的分析方法 例3-1 试分析图3 -1所示电路的逻辑 功能。解：第一步：由 逻辑图可以写输出 F的逻辑表达式为 ： 图3-1 例3-1逻辑电路图6第二步：可变换为F = AB+AC+BC第三步：列出真值表如 表3-1所示。F 例3-1真值表第四步：确定电路的逻 辑功能。由真值表可知，三个变 量输入，只有两 个及两个以上变量取值为1 时，输出才为1。可见电路 可实现多数表决逻辑功能。7例例3-2 3-2 分析图分析图3-23-2（a a）所示电路的逻辑功能。所示电路的逻辑功能。（a)a) 图图3-23-2 例例3-23-2逻辑电路图逻辑电路图8解：为了方便写表达式，在图中标注中间变量， 比如F1、F2和F3。9例3-2真值表该电路实现两个一 位二进制数相加的功能 。S 是它们的和，C 是向高位的进位。由于这 一加法器电路没有考虑 低位的进位，所以称该 电路为半加器。根据S 和C 的表达式，将原电 路图改画成图3-2(b)所示的逻辑图。图3-2（b）逻辑图10根据逻辑功能要求根据逻辑功能要求逻辑电路逻辑电路设计设计(1) (1) 由逻辑要求，列出逻辑状态表由逻辑要求，列出逻辑状态表 (2) (2) 由逻辑状态表写出逻辑表达式由逻辑状态表写出逻辑表达式 (3) (3) 简化和变换逻辑表达式简化和变换逻辑表达式 (4) (4) 画出逻辑图画出逻辑图设计步骤如下：设计步骤如下：3.2 3.2 组合逻辑电路的设计方法组合逻辑电路的设计方法112. 组合逻辑电路设计方法举例。例3-3 一火灾报警系统，设有烟感、温感和紫外光感三种类型的火灾探测器。为了防止误报警，只 有当其中有两种或两种以上类型的探测器发出火灾 检测信号时，报警系统产生报警控制信号。设计一 个产生报警控制信号的电路。解：(1)分析设计要求，设输入输出变量并逻辑赋值；输入变量：烟感A、温感B、紫外线光感C； 输出变量：报警控制信号Y。 逻辑赋值：用 1 表示肯定，用 0 表示否定。12(2)列真值表；把逻辑关系转换成数字表示形式； 例3-3真值表 (3) 由真值表写逻辑表达式， 并化简；化简得最简式：13例3-3的逻辑电路图 (4) 画逻辑电路图：用与非门实现，其逻辑图与例3-1相同。如果作以下变换：用一个与或非门加一个非门就可以实现，其逻辑 电路图如图3-3所示。14例例3-13-1：设计一个三变量奇偶检验器。设计一个三变量奇偶检验器。要求要求: : 当输入变量当输入变量A A、B B、C C中有奇数个同时为中有奇数个同时为“ “1”1” 时，输出为时，输出为“ “1”1”，否则为，否则为 “ “0”0”。用。用“ “与非与非” ”门实现。门实现。解：(1) 1) 列逻辑状态表列逻辑状态表(2) (2) 写出逻辑表达式写出逻辑表达式取 Y=“1”( 或Y=“0” ) 列逻辑式 取 Y = “1”0 0 0 0A A B B C Y Y0 0 1 1 0 1 0 1 0 1 1 0 1 0 0 1 1 0 1 0 1 1 0 0 1 1 1 1对应于Y=1，若输入变量为若输入变量为“ “1”1” ，则取输入变量本身则取输入变量本身( (如如 A A ) )； 若输入变量为若输入变量为“ “0 0” ”则取其反变则取其反变 量量( (如如 ) )。15(3) (3) 用用“ “与非与非” ”门构成逻辑电路门构成逻辑电路在一种组合中，各输入变量之间是在一种组合中，各输入变量之间是“ “与与” ”关系关系各组合之间是各组合之间是“ “或或” ”关系关系ABC00100111101111由卡图诺可知，该函数不可化简。由卡图诺可知，该函数不可化简。ABCY 0000 0011 0101 0110 1001 1010 1100 111116(4) (4) 逻辑图逻辑图YCBA01100111110&101017例例 2:2: 某工厂有某工厂有A A、B B、C C三个车间和一个自备电三个车间和一个自备电 站，站内有两台发电机站，站内有两台发电机G G1 1 和和G G2 2 。G G1 1 的容量是的容量是G G2 2 的的 两倍。如果一个车间开工，只需两倍。如果一个车间开工，只需G G2 2运行即可满足运行即可满足 要求；如果两个车间开工，只需要求；如果两个车间开工，只需G G1 1运行，如果三运行，如果三 个车间同时开工，则个车间同时开工，则G G1 1和和 G G2 2均需运行。试画出控均需运行。试画出控 制制G G1 1和和 G G2 2运行的逻辑图。运行的逻辑图。设：设：A A、B B、C C分别表示三个车间的开工状态：分别表示三个车间的开工状态：开工为“1”，不开工为“0”；G1和 G2运行为“1”，不运行为“0”。解：(1) (1) 根据逻辑要求列状态表根据逻辑要求列状态表首先假设逻辑变量、逻辑函数取首先假设逻辑变量、逻辑函数取“ “0”0”、“ “1”1”的含义。的含义。18逻辑要求：如果一个逻辑要求：如果一个 车间开工，只需车间开工，只需G G2 2运行即运行即 可满足要求；如果两个车可满足要求；如果两个车 间开工，只需间开工，只需G G1 1运行，如运行，如 果三个车间同时开工，则果三个车间同时开工，则G G1 1和和 G G2 2均需运行。均需运行。开工开工“ “1”1”不开工不开工“ “0”0”运行运行“ “1 1” ”不运行不运行“ “0”0”(1) (1) 根据逻辑要求列状态表根据逻辑要求列状态表01 1 10010100 0 1101 1 0 10 0 1 0 1 0 0 1 1 1 0 0 1 1 0 1 1 10 0 0A B C G1 G219(2) (2) 由状态表写出逻辑式由状态表写出逻辑式ABC00100111101111或由卡图诺可得相同结果或由卡图诺可得相同结果(3) (3) 化简逻辑式可得：化简逻辑式可得：1 0 10 0 1 0 1 0 0 1 1 1 0 0 1 1 0 1 1 10 0 001 1 10010A B C G1 G2100 0 110120(4) (4) 用用“ “与非与非” ”门构成逻辑电路门构成逻辑电路由逻辑表达式画出由逻辑表达式画出 卡诺图，由卡图诺可卡诺图，由卡图诺可 知，该函数不可化简知，该函数不可化简 。ABC0010011110111121(5) (5) 画出逻辑图画出逻辑图A BCA BC&G1G2223.3 组合逻辑电路的竞争冒险现象1. 竞争冒险现象及其成因前面分析组合逻辑电路的功能时，都假定输入 信号处于稳定状态（静态）；若输入信号处于跳 变状态（动态），且门电路的传输延迟时间tpd 不 能忽略时，组合逻辑电路就有可能产生竞争冒险 现象。23结果，在 t1t2 时间内， 电路输出端产生了Y =1 的尖峰脉冲，Y=A AY0tpdt1 t2 t3 t4AYA它不符合静态下Y = AA恒为 0 的逻辑关系。静态时，动态，且tpd0时, Y=？tpdAAtpd&1Y3.3 组合逻辑电路的竞争冒险现象1. 竞争冒险现象及其成因24竞争：门电路两个输入信号从不同电平，同时向 相反的逻辑电平跳变的现象。尖峰脉冲会使敏感的电路（如触发器）误动作 ，因此，设计组合电路时要采取措施加以避免。竞争冒险：由于竞争的存在，在门电路的输出端 产生与逻辑电平相违背的尖峰脉冲的 现象。3.3 组合逻辑电路的竞争冒险现象1. 竞争冒险现象及其成因252.检查竞争冒险现象的方法一、化简法（对于简单的逻辑函数）二、实验法用示波器观察电路输出端有无尖峰脉冲形式为Y=AA的将出现正向尖峰脉冲；形式为Y=A+A的将出现负向尖峰脉冲。只要逻辑函数在一定的条件下能化成Y=AA 或 Y=A+A 的形式，则可判定其电路有竞争冒险 的可能。3.3 组合逻辑电路的竞争冒险现象263.消除竞争冒险现象的方法常用的方法：选通脉冲使得静态时电路工作，动态时电路封锁。1、在电路的输出端接入滤波电容。2、在电路的输入端引入选通脉冲& 1AYPt1 t2 t3 t4YP 0AA tpdtpd273.消除竞争冒险现象的方法常用的方法：选通脉冲使得静态时电路工作，动态时电路封锁。1、在电路的输出端接入滤波电容。2、在电路的输入端引入选通脉冲& 1AYP 如 Y=AB+AC 在 B=C=1的条件下，Y=A+A，将有负向尖峰脉冲出现。3、修改逻辑设计 若将原逻辑关系改为 Y=AB+AC+BC 则可在B=C=1时，使Y=A+A+1，确保没有负向尖峰脉冲出现，283.消除竞争冒险现象的方法常用的方法：选通脉冲使得静态时电路 工作，动态时电路封锁。1、在电路的输出端接入滤波电容。2、在电路的输入端引入选通脉冲消除了原逻辑设计中的竞争 冒险。& 1AYPt1 t2 t3 t4YP 0AAtpdtpd4、修改逻辑设计，增加冗余项3、在电路的输入端引入禁止脉冲29