第 16 卷，第 8 期 Vol . 16 ，No . 8电子与封 装ELECTRONICS PHEMT; reliability; T-shaped Gate1引言近年来，毫米波有源器件的市场需求越来越大，发展越来越迅速，而 GaAs PHEMT 因其比较优越的性能、较低的成本和比较成熟的制造工艺成为 8 mm 波段有源器件的首选。传统的基于电子束直写技术制造的毫米波器件工艺由于其固有的低效率、低产能的缺点，已经满足不了量产的需要，而基于光刻机的工艺相对于电子束直写具有高效率、高成品率和高成熟度的优点，因此我们开发了基于 248 nm 光刻机的 150 nm T 型栅 GaAs PHMET 工艺。此工艺相较于更高精度光刻机制作的 150 nm 栅长器件，在器件性能和可靠性上处在同一水平，但是就光刻机设备成本而言，248 nm 光刻机更加廉价，光刻机设备采购成本可降低70 % 75%。收稿日期：2016-4-28- 44 -第 16 卷第 8 期郭啸，章军云，林罡：用 248 nm 光刻机制作 150 nm GaAs PHEMT 器件性能及可靠性评估2关键工艺设计2.1Shrink 工艺Shrink 工艺是指在通过曝光显影光刻出图形窗口之后，在圆片表面再涂一层 shrink 材料，这种材料可以溶于指定的溶剂。通过烘烤，材料和原先的光刻胶在交界面处发生铰链反应，使这部分材料的化学性质发生变化，不再溶于溶剂1。这样就可以用溶剂将未发生铰链反应的材料洗去，这样附着在窗口两侧的 shrink 材料就缩小了窗口的线宽。该工艺的意义在于可以突破光学光刻机物理分辨率限制的最小线宽，在工艺设备不变的情况下实现更小的特征尺寸，提升了工艺能力。图 1 shrink 工艺示意图Shrink 工艺的核心是烘烤温度和时间的控制，温度高低和 时间长短直接决定了 shrink 量的大小2。基本关系是烘烤温度越高，时间越长，shrink 量越大，最终获得的线宽越小。 2.2侧墙工艺另一个重要工艺是侧墙工艺（Sidewall Process）3，侧墙工艺就是在栅挖槽之后先通过 PECVD 各向同性生长一层侧墙介质，然后各向异性把刚刚生长的介质刻蚀掉，在栅窗口两边留下 2 个 spacer 层，缩小了窗口的底部线宽。图 2 侧墙工艺示意图从图 2 可以看到，用等离子干法刻蚀掉积淀的介质之后，窗口两侧会形成两个侧墙（Sidewall），这需要干法刻蚀有很好的各向异性。在调节等离子刻蚀设备 时，应该选择一个非常低的工作气压来保证很好的刻 蚀各向异性。3器件性能测试及可靠性评估下面给出流片后得到的器件性能测试及可靠性评估 ，并将其和中国电科 55 所砷化镓部直接光刻制作的 150 nm 栅长器件（工艺代码 PPH15H）相比较，目的是验证此工艺的可行性。 3.1直流特性（高温和常温）直流特性的性能测试选用 PCM 中的 100 m 栅宽的单指管芯，分别测试了高温（85 ）和常温（25 ）下的 I-V 曲线、Diode、转移特性、开态击穿和关态击穿特性。测试结果见图 3 和表 1。图 3 I-V 输出特性曲线表 1 两种工艺的直流测试参数比较Id /mAmm-1Vgs /V Vds /V本文的 Shrink 工艺55 所 PPH15H 工艺2.5452.6480 0 65305502.5635.5650 0.8 6725727常温下，器件表现出一定的短沟道效应，这主要 是由于器件的栅长缩短导致的。高温下，各漏压偏置 电流都有一定的衰减。此外，Vds 在 04 V 的范围内，没有表现出明显的 Kink 效应。由图 4 可以看出，最大跨导 Gmmax=523.4 mS/mm (Vgs=-0.5 V，Vds=6 V)，并且 Vgs 在-0.76 V 和 -0.16 V之间，跨导都可以保持在 450 mS/mm 以上，体现出跨- 45 -第 16 卷第 8 期电子与封装导良好的线性。在高温下，跨导和漏电流都有一定程度大，相比之下，温度对 VBds 影响更大，对 VBgd 的影响很小。的衰减。并且，Gmmax=460 mS/mm（Vgs=-0.64 V，Vds=6 V），夹断电压-1.74 V（PPH15H 下为-1.8 V）。图 7源漏关态击穿曲线将上述参数和 55 所 PPH15H 工艺比较，如表 2 所图 4 转移特性、跨导曲线示。表 2击穿电压的比较本文的 shrink 工艺55 所 PPH15H 工艺温度 / VBdsVBgdVBdsVBgd258-16.48.3-16.1857.2-16.87.1-16.33.2小信号 s 参数（高温、低温、常温）图 5 二极管特性曲线由图 5 可以得到，常温下势垒高度为 0.796 eV，在高温下，势垒高度为 0.67 eV；55 所 PPH15H 工艺下，常温势垒高度为 0.7 eV，高温下为 0.62 eV。图 8电流增益在 Vds=6 V、Ids=75 mA/mm 的条件下测量 10 m80 m 管芯的微波小信号的性能表现。由图 8 并结合外推法4得到电流截止频率约为 ft=37.5 GHz，并且受 温度的影响很小，说明器件的频率特性表现良好，并且可以承受一定的环境温度波动的影响。用同样的方法测量 55 所 PPH15H 工艺的结果，得到 ft 约为 37 GHz。3.3LoadPull 测试在 10 GHz 的频率下，分别设 Vds=4、5、6、7、8，Ids=75 mA/mm，做 10 m80 m 管芯的 loadpull 测试。图 6 栅漏关态击穿曲线由图 6 可以看出，常温下，VBgd=-16.4 V，高温下，VBgd=-16.8 V。由图 7 得到，常温下，VBds=8 V，高温下，得到最大输出功率、最大附加效率随漏压偏置的变化关系图，见图 9、图 10。在 频 率 35 GHz、Vds=6 V、Ids=75 mA/mm 下 作VBds=7.2 V。栅漏和源漏都是在高温下更容易击穿，这loadpull 测试，得到在最佳输入 Pin=1.5 dBm时，最大输是因为温度越高，载流子的能量越大，形成的电流越出功率 Pout=21.97 dBm，最大附加效率 PAE=44.27%。- 46 -第 16 卷第 8 期郭啸，章军云，林罡：用 248 nm 光刻机制作 150 nm GaAs PHEMT 器件性能及可靠性评估图 9 最大输出功率随漏压偏置的变化关系图图 10 最大附加效率随漏压偏置的变化关系图 3.4 管芯的极限电压试验此试验过程中，用 10 m 80 m 的管芯从 Vds=6 V 起不断增加漏压偏置，保持 Ids=75 mA/mm 不变，做 Pin 的扫描，直至管芯烧毁或出现其他失效模式。统计结果显示，平均的烧毁偏置是 10.33 V，功率匹配点和效率匹配点下烧毁的情况均有出现 ，表 3 为两种工艺的比较。表 3 极限电压测试比较本文的 shrink 工艺55 所 PPH15H 工艺芯烧毁时漏烧毁时输入烧毁时漏压 烧毁时输入功率片 压 /V功率 /dBm/V/dBm11119.611018.5621017.961017.8931019.711019.113.5环境试验5 选用 10 m80 m 的管芯，分别做盐雾试验和温度循环试验。盐雾试验：环境温度 35 ，盐溶液浓度 5%（重量百分比）的氯化钠溶液，盐溶液 PH 值 6.57.2，试验时间 10 天，即 240 h。温度循环试验：环境温度 25380 ，转换时间 15 min，极端温度停留时间 30 s，循环 100 次。由表 47 中数据可知，盐雾试验和温度循环前后的直流数据变化 很小，完全在可接受的范围内，并且温度循环前后直流数据的一致性更好。表 4 盐雾试验前的直流测试Idss/mAVp/VVBds/VVBgd/VPHI/eV1436-36.629.480.7422441-36.949.900.7453442-38.9211.760.740表 5 盐雾试验后的直流测试Idss/mAVp/VVBds/VVBgd/VPHI/eV1422-35.809.460.7412427-37.129.960.7453441-38.8611.640.737表 6 温度循环前的直流测试Idss/mAVp/VVBds/VVBgd/VPHI/eV1438-38.9611.760.7422445-38.6311.300.7413408-38.6011.540.741表 7 温度循环后的直流测试Idss/mAVp/VVBds/VVBgd/VPHI/eV1439-38.7011.520.7382436-38.5811.260.7403440-38.9811.860.738在显微镜下观察，盐雾试验后的芯片边缘（划片 槽处）受到腐蚀明显，呈锯齿状，而温度循环后的芯 片从外观上并无明显变化。图 11 盐雾试验前后芯片的外观对比 3.6高温步进试验选用 10 m80 m 的管芯，从 Tc=100 加电，并且使 Vds=6 V，调整 Vgs 使得热耗 Pdis=800 mW/mm，每个温度点持续4 h，然后调整 Tc，Step=25 ；通过 Tc 不断步进，直至管芯烧毁或出现其他失效模式。结果- 47 -第 16 卷第 8 期电子与封装在温度到达 275 时管芯烧毁，图 12 是栅电流的变化趋势图。图 12 栅电流的变化趋势图4结论采用该工艺制作的 150 nm 栅长的 GaAs PHEMT 在各项性能指标上和 55 所 PPH15H 工艺在同一水平，且在高低温、盐雾环境下仍能表现出良好的性能，如果采用此工艺制作 150 nm 栅长的 GaAs PHEMT，在设备成本上可以节省大量资金。本文的研究成果为基于248 nm 光刻机的 150 nm 的 T 型栅 GaAs PHMET工艺提供了前提，在此基础上进行进一步的研究， 能更好地提升产品的性能和可靠性，且可以推广到 更小的栅长和 GaN 等其他材料的器件制作中。（上接第 43 页）接触的相变介质从亚稳态面心立方结构转化成密排六方结构，产生明显的体积收缩比，可以预测最终将导致相变介质形成空洞，与底部接触电极脱附。因此，在相变存储器的集成电路工艺制备中，控制底部接触电极与相变材料接触形貌对于器件疲劳特性有着至关重要的影响。参考文献：1 A Schrott, H-L Lung, T Happ, and C Lam. Phase-change memory development statusC. VLSI Technology, Systems and Applications, Hsinchu, 23-25 April, 2007: 1-2.2 LAI S. Current status of the phase change memory and its future C. Proceedings of the Electron Devices Meeting, 2003 IEDM 03 Technical Digest IEEE International, F 8-10Dec. 2003.参考文献：1 孙加兴，叶田春. 用三层胶工艺 X 射线光刻制作 T 型栅J. 半导体学报，2004，25(3):358-360.2 谢常青，陈大鹏. 应用于 PHEMT 器件的深亚微米 T 形栅光刻技术J. 微纳电子技术，2007，39(7):39-42.3 MAMORU T, TOSHIYUKI T. Advanced RELACS techno-logy for ArF resistJ. J of Photopolymer Science and Techno-logy, 2003, 16(4):507-510.4 TOYOSHIMA T, ISHIBA