1 1 计算机组成原理实验指导书计算机组成原理实验指导书 计算机应用教研室编计算机应用教研室编 西南科技大学计算机科学与技术学院 2006 年 8 月 2 2 目录 第 0 章 实验概述 目录 第 0 章 实验概述 一、本课程实验教学的目的和要求 二、本课程实验内容体系和实验类型 第一章 实验项目内容安排 第一章 实验项目内容安排 实验一 系统认识实验 实验二 运算器组成实验 （一）算术逻辑运算实验 （二）进位控制实验 实验三 存储器实验 （一）静态随机存储器实验 （二）先进先出（FIFO）存储器实验 实验四 微控制器实验 实验五 总线控制实验 实验六 基本模型机设计与实现 实验七 可重构原理计算机的组成设计实验 实验八 复杂模型机的设计与实现 实验九 基于精简指令系统计算机（RISC）构成的模型机 附录 A 实验报告格式 附录 A 实验报告格式 3 3 第 0 章 实验概述 一、本课程实验教学的目的和要求 课程实验教学目的：通过本实验课程训练，学生可熟悉典型计算机的基本结构、基本组 成和基本功能， 掌握计算机主要组成部件工作原理的基本分析与设计方法， 使学生对典型计 算机系统的分析、设计、开发与使用能力得到训练与提高，了解目前比较流行的硬件开发技 术，培养学生的实验创新能力和对新技术、新方法的分析应用能力。 课程实验教学要求：使学生对计算机各主要组成部件相互间的有机联系有较全面的理 解。主要锻炼学生的实验技能、创新能力、科研能力及解决实际问题方面的能力。 二、本课程实验内容体系和实验类型 序 号 实验内容 实验选题 实验类型实验要求 实验学时 1 系统认识实验一台基本的模型计算机 验证 必做 4 2 常用组件设计1 运算器组成设计 验证 选做 4 3 常用组件设计2 基本存储系统设计 验证 选做 4 4 常用组件设计3 基本微程序控制器结构设计 验证 选做 4 5 整体设计 用 CPLD 实现模型机系统设计 实验 设计 必做 8 4 4 第一章 实验项目内容安排 实验一 系统认识实验 实验一 系统认识实验 一实验类型一实验类型 验证型实验（4 学时） 二二. 实验目的实验目的 1.构造一台最基本模型计算机。 2.建立对计算机组成及其原理的基本认识。 三实验环境三实验环境 1. TDN-CM+计算机组成原理教学实验系统一台，排线若干。 2. PC 机一台 四背景知识 四背景知识 五. 实验内容 五. 实验内容 1. 实验原理 （1）一台简单模型计算机的结构如图 1.1 图 1.1 简单模型计算机的结构图 其中：ALU 为运算器，DR1、DR2 为工作寄存器，R0 为通用寄存器，AR 为地址寄存器， PC 为程序计数器，IR 为指令寄存器，TIME 为时序发生器，MEM 为程序存储器，INPUT 为输 入设备，OUTPUT 为输出设备，MC 为微程序控制器。 （2）模型计算机的程序 计算机数据通路的控制将由微程序控制器来完成，CPU 从内存中取出一条机器指令到指 令执行结束的一个指令周期全部由微指令组成的序列来完成， 即一条机器指令对应一个微程 5 5 序。 本系统设计了四条机器指令： IN（输入）、ADD（二进制加法）、OUT（输出）、JMP （无条件转移），其指令格式如下（前位为操作码）： 助记符 机器指令码 说 明 IN 0000 0000 INPUT RO ADD addr 0001 0000 R0+addr R0 OUT addr 0010 0000 R0 LED JMP addr 0011 0000 addr PC 应用该指令系统可以编写一段计算机程序，并将其以二进制数的形式存放在存储器中， 可以完成特定的功能。 （3）微程序 表 1.1 机器指令对应的微操作表 1.1 机器指令对应的微操作 加强指令助记符 微操作 说明 PCAR,PC+1PC 预备取指 RAMBUS,BUSIR 取指 IN RO INPUTR0 向 R0 中输入一个数 PCAR,PC+1PC 预备取指 RAMBUS,BUSIR 取指 PCAR,PC+1PC 预备取数据 RAMBUS,BUSDR2 取数据送入 DR2 R0DR1 将 R0 中的数据送入 DR1 ADD X,R0 DR1+DR2 RO 两数相加，结果送入 R0 PCAR,PC+1PC 预备取指 RAMBUS,BUSIR 取指 OUT R0 R0OUTPUT 将结果输出显示 PCAR,PC+1PC 预备取指 RAMBUS,BUSIR 取指 PCAR,PC+1PC 预备取数据 JMP 00 RAMBUS,BUSPC 取数据送入 PC 2. 实验步骤 （1）构造模型机 参照图 1.2 在教学实验系统中连接各个部件， 构造一台完整的模型计算机。 图中标有小 圆圈的连线都是需要连接导线的，而未标有小圆圈的连线是系统已经连接好的。 6 6 图 1.2 实验接线图 （2）编写一段简单程序 该程序完成以下功能： a.由输入设备向 CPU 的通用寄存器 R0 中输入一个数。 b.将输入的数与程序中的一个立即数相加。 c.将运算结果输出到设备上显示。 d.跳转返回到执行第一条指令的状态和位置。 表 1.2 计算机程序 7 7 地址 指令码 指令助记符 说明 00 00000000 IN R0 INPUT RO 01 02 00010000 X ADD X,R0 R0+XR0 X 为立即数，存放在 02 单元中 03 00100000 OUT R0 R0OUTPUT 04 05 00110000 00000000 JMP 00 00PC (3) 模型机操作前的准备工作 将 PC 与实验系统相连，进入应用软件 CMPP. (4) 模型机的运行操作 a.打开电源，单击 CMPP，运行软件，若正常，将出现以下界面。 b.未联机正常，进入软件界面后，大部分菜单为灰色不可用。可进入【端口】菜单，选择 2 号串口进行端口测试。 c.选择【转储】【装载】选项，进行装载。选择CMPPSAMPPLE 目录下的例程 EX,TXT,单 击“打开”按钮后即进行装载。可选择“文件” “打开”来打开此文件，来查看模型机 的程序及其微程序。其内容为： 程 序 $P0000 机器指令格式说明： $P0110 $P $P0208 机器指令代码 $P0320 十六进制地址 $P0430 $P0500 8 8 微指令格式说明： $M 微程序 微指令代码 $M00018001 十六进制地址 $M0101ED82 $M0200C048 $M0300B004 $M0401A205 $M05959A01 $M0600D181 $M08001001 $M0901ED83 $M0A070201 $M0B01ED86 d.装载完成后，选择【运行】【通路图】【复杂模型机】，可以打开一个对应的数据通 路图，如。 图 1.3 e.在执行指令之前，拨动总清开关 CLR（），微地址清零，程序计数器清零。程序首 址为 00H。 选择【运行】【单步微指令】，每按动一次，系统运行一条微指令并在界面中显示动 态数据流，仔细观察，可以了解计算机的工作过程。 f. 选择【运行】【单步机器指令】，每按动一次，系统运行一条指令并在界面中显示动 态数据流，仔细观察，可以了解计算机的工作过程。 9 9 六.思考与分析： （1）数据通路图中各个部件的控制信号是怎样产生的？ （2）单步执行指令 ADD X,R0,分析运算器的控制信号的作用？ 七.实验报告要求： （1）画出该实验电路接线图。 （2）在实验过程中，出现了哪些问题?是如何解决的? （3）回答思考题。 10 10 实验二 运算器组成实验实验二 运算器组成实验 （一） 算术逻辑运算实验（一） 算术逻辑运算实验 一实验类型实验类型 验证型实验（4 学时） 二二. 实验目的 实验目的 掌握简单运算器的数据传送通路。 验证运算功能发生器（74LS181）的组合功能。 三实验环境三实验环境 TDN-CM+计算机组成原理教学实验系统一台，排线若干。 四背景知识四背景知识 集成逻辑芯片 74LS181 是一个 4 位的 ALU 单元，引脚如图 2.1 所示。逻辑构成如图 1.2 所示，逻辑功能如表 2.1 所示， 图 2.1 74LS181 芯片引脚 11 11 图 2.2 74LS181 逻辑图 表 2.1 74LS181 的逻辑功能表 M=0（算术运算） S3 S2 S1 S0 Cn=1(无进位) Cn=0(有进位) M=1（逻辑运算） 0 0 0 0 F=A F=A 加 1 F= A 0 0 0 1 F=A+B F=A+B 加 1 F=A+B 0 0 1 0 F=A+B F=A+B 加 1 F=A+B 0 0 1 1 F=0 减 1 F=0 F=0 0 1 0 0 F=A 加 A B F=A 加 A B 加 1 F=AB 0 1 0 1 F=A B 加(A+B) F=A B 加(A+B) 加 1 F= B 0 1 1 0 F=A 减 B 减 1 F=A 减 B F=AB 0 1 1 1 F=A B 减 1 F=A B F=A B 1 0 0 0 F=A 加 AB F=A 加 AB 加 1 F=A+B 1 0 0 1 F=A 加 B F=A 加 B 加 1 F= AB 1 0 1 0 F=AB 加(A+B ) F=AB 加(A+B ) 加 1 F= B 1 0 1 1 F=AB 减 1 F=AB F=AB 1 1 0 0 F=A 加 A F=A 加 A 加 1 F=1 1 1 0 1 F=A 加(A+B) F=A 加(A+B) 加 1 F=A+B 1 1 1 0 F=A 加(A+B ) F=A 加(A+B ) 加 1 F=A+B 1 1 1 1 F=A 减 1 F=A F=A 12 12 五实验内容五实验内容 实验原理 实验中所用的运算器数据通路如图 2.3 所示。 其中运算器由两片 74LS181 以并串形式 构成位字长的 ALU。运算器的输出经过一个三态门（74LS245）和数据总线相连，运算器 的两个数据输入端分别由二个锁存器（74LS273）锁存，锁存器的输入连至数据总线，数据 开关(“INPUT DEVICE”)用来给出参与运算的数据，并经过一三态门（74LS245）和数据总 线相连，数据显示灯（“BUS UNIT”）已和数据总线相连，用来显示数据总线内容。 图 2.3 运算器数据通路 图 2.3 运算器数据通路 实验步骤 （） 按图 2.4 连接实验线路，仔细查线无误后，接通电源。 图中已将用户需要连接的控制信号用圆圈标明（其他实验相同，不再说明），其中除 T4为脉冲信号，其它均为电平信号。由于实验电路中的时序信号均已连至“W/R UNIT”的相 应时序信号引出端，因此，在进行实验时，只需将“W/R UNIT”的 T4接至“STATE UNIT” 的微动开关 KK2 的输出端，按动微动开关，即可获得实验所需的单脉冲，而 S3、S2、 S1、 S0 、Cn、M、LDDR1、LDDR2、ALU-B、SW-B 各电平控制信号用“SWITCH UNIT”中的二进制数 据开关来模拟，其中 Cn、ALU-B、SW-B 为低电平有效，LDDR1、LDDR2为高电平有效。 13 13 图 2.4 实