为了适应公司新战略的发展，保障停车场安保新项目的正常、顺利开展，特制定安保从业人员的业务技能及个人素质的培训计划cpld,基础实验报告南京理工大学可编程逻辑器件实验报告姓名:学院(系):专业:指导者：张爱军陈昊飞学号：6机械工程学院测控技术与仪器评阅者：XX年6月实验一MAX+plus开发工具使用1实验内容通过实验掌握对MAX+plus开发工具使用，使用AHDL语言设计逻辑运算电路：七段译码器。2实验目的学习利用MAX+plusII进行可编程逻辑器件电路设计的过程，包括输入、编译和仿真等，熟悉开发板各接口及LED显示。3实验要求上机操作，通过简单的实例，学会使用MAX+plusII的文本编辑器及进行电路设计以仿真验证的方法，能够将程序下载到开发板观察现象。4实验仪器安装了MAX+plusII的PC机一台及开发板一套。5实验步骤1）在MAX+plusII中编辑好七段译码器的源程序七段式译码器有四条输入数据线，七条输出驱动线，假设式共阴显示器，范例如下：脚位：输入：D3,D2,D1,D0或i3,i2,i1,i0;输出：a,b,c,d,e,f,g或s0,s1,s2,s3,s4,s5,s6;图七段译码器的显示方式1新建一个工程文件夹，打开MAX+plusII软件，在此文件夹下创建工程，工程名为led_decode。创建一个文本文件，保存并命名为7segment。利用AHDL语言进行七段译码器的设计。相应的代码如下所示：%-a-%f|b%-g-%e|c%-d-%SUBDESIGN7segment()BEGINLed1=vcc；led2=gnd；led3=gnd；led4=gnd；led5=gnd；TABLEi3.0:INPUT;s0,s1,s2,s3,s4,s5,s6，led1,led2,led3,led4,led5:OUTPUT;i3.0=s0,s1,s2,s3,s4,s5,s6;H0H1H2H3H4H5=1,1,1,1,1,1,0;=0,1,1,0,0,0,0;=1,1,0,1,1,0,1;=1,1,1,1,0,0,1;=0,1,1,0,0,1,1;=1,0,1,1,0,1,1;2H6H7H8H9HAHBHCHDHEHF=1,0,1,1,1,1,1;=1,1,1,0,0,0,0;=1,1,1,1,1,1,1;=1,1,1,1,0,1,1;=1,1,1,0,1,1,1;=0,0,1,1,1,1,1;=1,0,0,1,1,1,0;=0,1,1,1,1,0,1;=1,0,0,1,1,1,1;=1,0,0,0,1,1,1;ENDTABLE;END;其中，led1led5为五个数码管的片选信号，在这里只有1号数码管被选中。然后进行编译Compiler，若有错误则对代码进行相应的修改；若无误则保存。2）编辑芯片引脚实验中双龙SL-MCU/CPLD型实验板芯片的型号为MAX7000S系列下的EPM7128SLC84-6型号，根据开发板的实际情况，引脚的使用情况如下图：表引脚分配其中，s0-s6为七段译码器的管脚，s0对应9脚，s1对应8脚，s2对应4脚，s3对应5脚，s4对应6脚，s5对应10脚，s6对应11脚。片选信号led1对应80脚，led2对应79脚，led3对应77脚，led4对应76脚，led5对应75脚。输入信号设定为开发板上的开关信号，分别为33脚、34脚、35脚和36脚，对应关系任意。3）程序下载将MAX+PLUSII生成的pof文件，加载到pof2jed对话框中，其它不需设置，点击“RUN”按钮，即可在同文件夹目录下，生成jed文件。如下图所示。3图pof文件生成界面将转换好的jed文件，下载到双龙SL-MCU/CPLD型实验板上。1.新建chn文件，FileNew点击OK；2.设置JTAG：Program/Verify；3.加载jed文件，点击OK，并保存；图程序下载界面4）实验结果拨动相应的拨码开关，可以看到数码管上显示出相应的数字。实现了预想的电路功能。4CPLD+FPGA实验报告实验一：学习MAX+PLUSII的安装及基本使用实验二：上机学习图形输入编辑器的使用实验三：采用图形输入，设计计数器和加法器班级：学号：姓名：一、实验任务1、计数器设计2、加法器设计二、实验内容1、计数器设计实验要求：1）采用图形输入的方式绘制一个十六进制计数器741612）在MAX+plusII上进行编辑、编译、综合、适配、仿真。说明例中各语句的作用，详细描述示例的功能特点，给出其所有信号的时序仿真波形。2、加法器设计实验要求：1）采用图形输入的方式，以层次化设计方法通过调用已画好的半加器原理图，绘制一位全加器原理图。2）在MAX+plusII上进行编辑、编译、综合、适配、仿真。说明例中各语句的作用，详细描述示例的功能特点，给出其所有信号的时序仿真波形。1位全加器可以用两个半加器及一个或门连接而成，因此需要首先完成半加器的设计。以下将给出使用原理图输入的方法进行底层元件设计和层次化设计的完整步骤。三、实验步骤及结果步骤1：为本项设计建立文件夹步骤2：输入设计项目和存盘步骤3：将设计项目设置成工程文件步骤4：选择目标器件并编译步骤5：时序仿真步骤6：引脚锁定步骤7：编程下载步骤8：设计顶层文件四、实验总结通过本次实验我学会了MAX+PLUSII的安装及基本使用和图形输入编辑器的使用，并且采用图形输入，设计了计数器和加法器。信息科学与工程学院FPGA设计及应用实验报告专业班级通信工程1202姓名沈佳曼学号XX指导老师马玲实验一：彩灯实验报告一实验目的1通过实验初步了解EDA的基本概念。2能理解用VHDL语言实现硬件设计的思路。3能熟练掌握EDA开发软件的使用。二实验原理实验中，八个彩灯共阴接地，阳极分别为FPGA的八个I/O相连，变化的电平来控制彩灯的点亮。三实验现象输出I/O利用light和pin1hz两个模块源程序，成功导入后看的的现象如下：(1).点阵从左至右按次序渐亮，全亮后逆次序熄灭；(2).从中间到两边对称的渐亮，全亮后仍由中间向两边逐次渐灭；(3).奇偶位循环点亮；(4).从新开始，依次循环。四实验中遇到的问题及解决方法这是第一次实验，前面的内容与之前学习的大同小异，但是在利用两个模块源程序生成元器件，画完原理图并成功编译后，还需要导入机箱中。遇到的问题有：1）.在对子项目进行管脚绑定时，可供选择的管脚只有两个，clkin和LED，没有LED的八个灯，经检查发现是之前的源程序置顶编译后生成的原理图没有置顶编译，后来解决后成功绑定管脚；2）.JTAG模式中，addfile时，将后缀为sof的文件加入后，点击start，灯全灭后全亮，并保持这个状态，后来发现是程序中的频率设置出问题，我的第二个模块源程序pin1hz中设置的频率太低导致彩灯闪烁出现问题，在同学建议下我把本来的integerrangeoto49中49改为了就很好地观察到了上述现象。五改进内容在完成了课本上的基本内容后，老师进一步要求我们自己看懂主要程序自己来改变彩灯点亮和熄灭的方式。研究后我把第三种从中间往两边点的方式覆盖到第二种,并且将从中间向两边点改为从中间往两边熄，程序如下：elsifflag=001thenlight(lendownto4)cpld,基础实验报告);1;light(len-4downto0)=1&light(len-4downto1);iflight(1)=1thenflag:=011;endif;并且将频率换成了,换成了，则频率变成了5M和25M,5M对应10Hz和，25M对应5HZ和，将原有的分频放大了10倍，有同学讲其放大了100倍，但灯跑的过快，我觉得还是10倍最直观。六实验总结这次的花样彩灯，让我学会了使用状态机编程，清楚了状态机编程的特点，同时对于点阵的了解也更进了一步。懂得了在程序编译出错的时候要细心并耐心地改正，基本的程序问题应该尽可能的避免，并且要耐心的更正，对于程序必须要弄懂，了解每一次实验的实验原理，不然无法进行相应的程序更改，应付老师的检查并没有多大的意义，更重要的是要在每一次实验中更熟练的操作这些仪器，完善我们的实践能力。另外程序编译成功了不能忘记生成元器件，否则后面画原理图的时候又得重新生成不方便查找，并且每一步都不要忘了先置顶再编译，再生成symbol，不然对后续的实验会有极大的影响。像这样的彩灯实验频率就是其程序很关键的一点，频率影响时间，模式的更改更是其中一项奇妙的设计。最后一点，在实验中一定要细心，不能因为实验现象错误就急躁，问题都是一步一步检查出来的。目的-通过该培训员工可对保安行业有初步了解，并感受到安保行业的发展的巨大潜力，可提升其的专业水平，并确保其在这个行业的安全感。