为了适应公司新战略的发展，保障停车场安保新项目的正常、顺利开展，特制定安保从业人员的业务技能及个人素质的培训计划eda多功能数字钟实验报告南昌大学实验报告学生姓名：况玮学号：专业班级：生物医学工程131班实验类型：验证综合设计创新实验日期：实验成绩：_实验四、多功能数字钟设计一、实验要求1、数字显示当前的时、分、秒；2、闹钟和24小时计时显示；3、经设置应具有整点报时、跑表、闹钟功能；微机、QuartusII集成开发软件、EDA实验装置三、实验材料三、实验步骤1.建立工作库文件夹，输入计数器的verilog代码并存盘。2.选目标器件CycloneII中的EP2C35F672C8并编译。3.建立仿真波形文件，进行波形仿真。当Mode1=1为正常时间模式，输出的秒钟如图LED_Sec当到59秒时进位，分钟加1，秒钟重新计数，分钟如图LED_Min，当到59分时进位，时钟加1，分钟重新计数，通过按下AdjMinKey调节分钟时间，时钟如图LED_Hr，通过按下AdjHrKey可调节时钟时间，当LED_hr到23时，重新开始计数。当Mode1=0，Mode2=1，为闹钟模式，按键按下SetHrKey调节闹钟的小时，按键按下SetMinKey调节闹钟的分钟，秒钟始终为零。当时钟到闹钟时间时，Alarm信号为1，触发闹钟响铃。当Mode1=0，Mode2=0，为秒表模式，其中LED_Sec位到99进位为零，LED_Min加1，可通过按键按下stopwatchen使秒表暂停，按键按下stopwatchnCR使秒表归零。四、管脚分配依据下表，分配好管脚。五、硬件测试1、调节Mode1=1时，显示正常时间，通过按下S2，S3分别调节小时和分钟时间。2、调节Mode1=0，Mode2=1时，显示闹钟时间，通过按下S4，S5分别调节闹钟小时和分钟时间。当正常时间到闹钟时间时，Alarm信号为1，触发闹钟，即LED8亮一分钟，通过关闭CtrlBell可立即关闭闹钟。3、调节Mode1=0，Mode2=0时，显示秒表时间，通过关闭stopwatchen可暂停秒表时间，通过按下S6可是秒表归零。4、当正常时间到XX:59:55-XX:59:59时，具有整点报时功能，即LED8灯亮起。通过以上测试，所设计的多功能数字钟完全符合要求。六、实验总结1、学会复杂数字电路系统的设计:对一般复杂的电路系统可以分模块设计,这样可以使设计简单明了2、引脚绑定要和试验箱上的各个键对上号,在操作试验箱时才不会出错.3、学会了数码管动态扫描电路的设计。EDA课程设计实验报告多功能数字钟姓名：学号：联系方式：成绩：1.摘要在当代，随着人类社会进入到高度发达的信息化社会。信息技术的发展起着越来越大的作用，它几乎涉及到我们日常生活的每个领域，可以说要衡量一个当今社会的发展文明程度信息化技术的发展程度是一个非常重要的指标。众所周知，信息化社会的发展离不开电子信息技术产品的开发、产品品质的提高和改善。电子信息产品随着科学技术的进步，其电子器件和设计方法更新、换代的速度快的惊人，几乎是日新月异。然而实现这种进步的主要原因就是电子设计技术和电子制造技术的发展，其核心就是电子设计自动化(EDA，ElectronicsDesignAutomation)技术，EDA技术的发展和推广应用又极大地推动了电子信息产业的发展。为保证电子系统设计的速度和质量，适应“第一时间推出产品”的设计要求，EDA技术正逐渐成为不可缺少的一项先进技术和重要工具。目前，在国内电子技术教学和产业界的技术推广中已形成“EDA热”，完全可以说，掌握EDA技术是电子信息类专业学生、工程技术人员所必备的基本能力和技能。由于基于PLD的EDA技术的发展和应用领域的扩大和深入，EDA技术在电子信息、通信、自动控制及计算机应用领域的重要性日益提高。EDA技术在电子系统设计领域越来越普及，本设计主要利用VHDL语言在EDA平台上设计一个电子数字钟，它的计时为24小时小时制，显示满刻度为23时59分59秒，另外还具有校时功能和闹钟功能。总的程序由几个各具不同功能的单元模块程序拼接而成，其中包括分频程序模块，时、分、秒计数和校时程序模块、数据选择器程序模块、显示程序模块和例化程序模块。并且使用QUARTUSII软件进行电路波形仿真，下载到EDA实验箱进行验证。作为现在的大学生应熟练掌握这门技术，为以后的发展打下良好的基础，本实验设计是应用QuartusII环境及VHDL语言设计一个时间可调的数字时钟。使自己熟练使用QuartusII环境来进行设计，掌握VHDL语言的设计方法。注重理论与实践之间的不同，从而培养自己的实践能力！关键字：EDA，数字钟，QUARTUSII，VHDL,PLD,模块化，分频，校时，仿真，2.概括多功能数字钟应该具有的功能有：显示时分秒、整点报时、小时和分钟可调等基本功能。首先要知道钟表的工作机理，整个钟表的工作应该是在1Hz信号的作用下进行，这样每来一个时钟信号，秒增加1秒，当秒从59秒跳转到00秒时，分钟增加1分，同时当分钟从59分跳转到00分时，小时增加1小时，但是需要注意的是，小时的范围是从023时。在实验中为了显示的方便，由于分钟和秒钟显示的范围都是从059，所以可以用一个3位的二进制码显示十位，用一个四位的二进制码显示个位，对于小时因为它的范围是从023，所以可以用一个2位的二进制码显示十位，用4位二进制码显示个位。实验中由于七段码管是扫描的方式显示，所以虽然时钟需要的是1Hz时钟信号，但是扫描确需要一个比较高频率的信号，因此为了得到准确的1Hz信号，必须对输入的系统时钟进行分频。对于整点报时功能，用户可以根据系统的硬件结构和自身的具体要求来设计。本验设计的是当进行整点的倒计时5秒时，让LED来闪烁进行整点报时的提示。要求显示格式为小时分钟秒钟，整点报时，报时时间为5秒，即从整点前5秒钟开始进行报时提示，LED开始闪烁，过整点后，停止闪烁。系统时钟选择时钟模块的10KHz，要得到1Hz时钟信号，必须对系统时钟进行10,000次分频。调整时间的的按键用按键模块的S1和S2，S1调节小时，每按下一次，小时增加一个小时，S2调整分钟，每按下一次，分钟增加一分钟。另外用S12按键作为系统时钟复位，复位后全部显示000000。3.总体原理功能概括本实验是通过编程实现多功能的数字时钟，其功能包含了基本的时间显示部分的基本显示部分；同时期附带有清零按键功能，当按下F12是所有的数字清零；此外还有整点报时功能模块，当时间还有5秒到达正点的时候通过指示灯的闪烁以及蜂鸣器的发生实现报时的功能；此外，还具有小时，分钟的调节功能，当按下S1一次的时候小时显示的数字增加1，当按下S2一次的时候分钟上面的数字增加1；功能结构图a.本实验是采用功能分块的模式，通过不同的功能模块的组合，最终实验本实验的功能要求。图1数字钟的系统框图b.图为基本功能结构图c.七段数码管是电子开发过程中常用的输出显示设备。在实验系统中使用的是两个四位一体、共阴极型七段数码管。其单个静态数码管如下图所示。静态七段数码管由于七段数码管公共端连接到GND，当数码管的中的那一个段被输入高电平，则相应的这一段被点亮。反之则不亮。四位一体的七段数码管在单个静态数码管的基础上加入了用于选择哪一位数码管的位选信号端口。八个数码管的a、b、c、d、e、f、g、h、dp都连在了一起，8个数码管分别由各自的位选信号来控制，被选通的数码管显示数据，其余关闭。设计的基本要求及基本参数系统时钟选择时钟模块的10KHz，要得到1Hz时钟信号，必须对系统时钟进行10,000次分频。从而的到需要的1s的信号。本实验中，所用到的秒，分，时的计时都是采用4位二进制的计数器进行设计计时的。通过设置不同的范围实现对7段数码管的显示设定。EDA实验报告多功能数字钟设计指导老师：谭雪琴学院：自动化学院班级：XX姓名：袁佳泉学号：XX30摘要该实验是利用QuartusII软件设计一个数字钟，进行试验设计和仿真调试，实现了计时，校时，校分，清零，保持和整点报时等多种基本功能，并下载到SmartSOPC实验系统中进行调试和验证。报告将介绍设计思路与过程，并对每个模块化进行波形输入输出的分析与检验。关键字：Quartus数字钟多功能仿真AbstractThisexperimentistodesignadigitalclockwhichisbasedonQuartussoftwareandinwhichmanybasicfunctionsliketime-counting,hour-correcting,minute-correcting,reset,time-holdingandbellingonthehour.Andthenvalidatedthedesignontheexperimentalwilltalkaboutthewaywedesigntheclockandanalyzetheinputandoutputofeachmodule.Keywords:QuartusDigital-clockMulti-functionSimulate一、设计要求1.设计一个数字计时器，可以完成00:00:00到23:59:59的计时功能，并在控制电路的作用下具有保持、清零、快速校时、快速校分、整点报时等基本功能。2.具体要求如下：1)能进行正常的时、分、秒计时功能，最大计时显示23小时59分59秒。2)分别由六个数码管显示时分秒的计时。3)K1是系统的使能开关，K1=0正常工作，K1=1时钟保持不变。4)K2是系统的清零开关，K2=0正常工作，K2=1时钟的分、秒全清零。5)在数字钟正常工作时可以对数字钟进行快速校时和校分。K3是系统的校分开关，K3=0正常工作K3=1时可以快速校分；K4是系统的校时开关，K4=0正常工作，K4=1时可以快速校时。3.设计提高部分要求时钟具有整点报时功能，当时钟计到5951”时开始报时，在5951”,5953”,5955”,5957”时报时频率为500Hz,5959”时报时频率为1KHz。4.仿真与验证用Quartus软件对设计电路进行功能仿真，并下载到实验板上对其功能进行验证。二、工作原理数字计时器是由计时电路、译码显示电路、脉冲发生电路和控制电路等几部分组成的，控制电路按要求可由校分校时电路、清零电路和保持电路组成。其中，脉冲发生电路将试验箱提供的48Mhz的频率分成电路所需要的频率；计时电路与动态显示电路相连，将时间与星期显示在七段数码管上，并且驱动蜂鸣器整点报时；校时校分电路对时、分提供快速校时；清零电路作用时，系统的分秒时同时归零；保持电路作用时，系统停止计时并保持时间不变。其原理框图如图所示：三、系统子模块设计脉冲发生电路原理说明硬件仅提供48MHz的时钟源，将其经过分频得出实验需要的各频率时钟源，二分频、三分频、十分频均用74163实现。八分频以及1000分频利用前面的模块实现A）二分频模块设计二分频由74163实现，原理图，波形图如图所示，