为了适应公司新战略的发展，保障停车场安保新项目的正常、顺利开展，特制定安保从业人员的业务技能及个人素质的培训计划eda加法器实验报告实验报告课程名称：EDA技术与FPGA应用设计课设题目：2位十进制计数器实验地点：信息学院楼CPLD实验室专业班级：学号：学生姓名：指导教师：张文爱XX年4月1日实验二2位十进制计数器一、实验目的1熟悉ispDesignEXPERTSystem、QuartusII的原理图设计流程的全过程。2学习简单时序电路的设计方法。3学习EDA设计的仿真和硬件测试方法。二、实验原理2位十进制计数器参考原理图如图1所示，也可以采用其他元件实现。图1.用74LS390设计一个有时钟使能的2位十进制计数器三、实验任务设计2位十进制计数器电路。在EDA环境中输入原理图。对计数器进行仿真分析、引脚锁定、硬件测试。四、实验步骤1、设计电路原理图设计含有时钟使能及进位扩展输出的十进制计数器。可以选用双十进制计数器74LS390或者十进制计数器74LS160和其他一些辅助元件来完成。2、计数器电路的实现。绘制过程中应特别注意图形设计规则中信号标号和总线的表达方式。若将一根细线变成一粗线显示的总线，可以先单机使其变红，再选Option选项中的LineStyle；若在某线上加信号标号，也应该点击该线某处使其变成红色，然后键入标号名称，标有相同标号的线段可视为连接线段，不必直接连接。总线可以以标号方式进行连接。3、编程测试。五、实验结果图2.用74LS390设计一个有时钟使能的2位十进制计数器六、实验感想通过本次实验学会了简单时序电路的设计方法。学会了使用QuartusII软件调用元器件库进行原理图设计的方法和设计流程。这次实验让我学会了用FPGA设计电路并且学会了FPGA的设计过程和实现方法。提高了动手能力，加深了对所学知识的理解。这次EDA实验，提高了动手能力，加深了对所学知识的理解。实验三加法器的设计与仿真一、实验目的熟悉quartus仿真软件的基本操作，用逻辑图和vhdl语言设计加法器并验证。二、实验内容1、熟悉quartus软件的基本操作，了解各种设计输入方法2、用逻辑图和vhdl语言设计全加器并进行仿真验证；3、用设计好的全加器组成串行加法器并进行仿真验证；4、用逻辑图设计4位先行进位全加器并进行仿真验证；三、实验原理1.全加器全加器英文名称为full-adder，是用门电路实现两个二进制数相加并求出和的组合线路，称为一位全加器。一位全加器可以处理低位进位，并输出本位加法进位。多个一位全加器进行级联可以得到多位全加器。用途：实现一位全加操作逻辑图真值表第1页共7页利用与或门设计的全加器，它只能做一位的加法，先预想好它的功能，写出真值表，就可以根据这些来设计电路了。2.四位串行加法器逻辑图利用全加器的组合实现4位串行加法器，全加器只能对一位进行操作，将每一位的结果传给下一位，就可以实现4位的加法器。374283：4位先行进位全加器利用74283芯片实现的4位先行进位全加器比前两者功能更完善，它可以实现进位功能，这个自己设计难度比较大，可以参照74283的功能表加深对它的理解，第2页共7页按照如下的逻辑图实现进位全加器。逻辑框图逻辑功能表注：1、输入信号和输出信号采用两位对折列表，节省表格占用的空间，如：a1/a3对应的列取值相同，结果和值1/3对应的运算是1=a1+b1和3=a3+b3。请自行验证一下。2、c2是低两位相加产生的半进位，c4是高两位相加后产生的进位输出，c0是低位级加法器向本级加法器的进位输入。四、实验方法与步骤实验方法：第3页共7页采用基于fpga进行数字逻辑电路设计的方法。采用的软件工具是quartusii软件仿真平台，采用的硬件平台是alteraepf10k20ti144_4的fpga试验箱。实验步骤：?全加器1、编写源代码。打开quartus软件平台，点击file中得new建立一个文件。编写的文件名与实体名一致，点击file/saveas以“.vhd”为扩展名存盘文件。vhdl设计源代码如下：数据流描述：2、按照实验箱上fpga的芯片名更改编程芯片的设置。点击assign/device,选取芯片的类型,选择“altera的epf10k20ti144_4”4、波形仿真及验证。在编译成功后，点击waveform开始设计波形。点击“insertthenode”,按照程序所述插入节点，设置输入信号的波形，给予适当的信号激励，点击保存按钮保存。然后进行功能仿真，选择菜单processing-generatefunctionalnetlist命令产生功能仿真网表，选择菜单assignments-setting下拉列表中选择simulatorinput,在右侧的simulationmode下拉列表中选择functional，完成设置；选择菜单中的processing-startsimulation启动功能仿真，然后查看波形报告中的结果第4页共7页编程下载及硬件测试：将实验板连接都电脑上，选择tools-programmer命令进入下载窗口，单击start进行下载当process栏中出现100%则下载成功。?4位串行加法器1、新建一个工程，工程名与文件名相同，将全加器的vhd文件复制到该工程下，在工程中打开，并产生bsf，以将全加器作为一个子模块在该工程中调用。2、绘制逻辑图。打开quartus软件平台，点击file中得new建立一个文件，按照原理中所述的逻辑图进行连接，点击file/saveas以“.bdf”为扩展名存盘文件。3、进行全编译。【注】：后面的步骤与全加器相同，这里不再赘述。?4位先行进位全加器1、绘制逻辑图。打开quartus软件平台，点击file中得new建立一个文件，按照原理中所述的逻辑图进行连接，点击file/saveas以“.bdf”为扩展名存盘文件。2、进行全编译。【注】：后面的步骤与全加器相同，这里不再赘述五、实验结果与分析?全加器1、编译过程a)编译过程、调试结果首先是选择processing-analyzecurrentfile命令进行语法检查然后选择processing-start-startanalysis&synthesis命令进行综合分析b)结果分析及结论：代码的书写、结构及逻辑都是正确的，编译成功。2、功能仿真a)功能仿真过程及仿真结果功能仿真过程：点击processinggeneratefunctionalsimulationnetlist产生仿真网表，点击assignmentssettingssimulatorsettings，在simulationmode下拉选项中选择functional,点击ok。点击processingstartsimulation进行功能仿真。第5页共7页篇二：加法器数电实验报告三实验三加法器一、实验目的1、掌握用ssi器件实现全加器的方法。2、掌握用msi组合逻辑器件实现全加器的方法。3、掌握集成加法器的应用。二、实验设备及器件1、数字逻辑电路实验板1块2、74hc(ls)001片3、74hc(ls)861片4、74hc(ls)1531片5、74hc(ls)2831片三、实验原理组合逻辑电路是数字电路中最常见的逻辑电路之一。组合逻辑电路的特点，就是在任意时刻电路的输出仅取决于该时刻的输入信号，而与信号作用前电路所处的状态无关。本实验是根据给定的逻辑功能，设计出实现这些功能的组合逻辑电路。不考虑低位进位，只本位相加，称半加。实现半加的电路，为半加器。考虑低位进位的加法称为全加。实现全加的电路，为全加器。实现三个输入变量全加运算功能的电路称为1位全加器。实现多位二进制数相加有串行多位加法和并行多位加法两种形式，其中比较简单的一种电路是采用多个1位全加器并行相加，逐位进位的方式。实验用器件管脚介绍：1、74hc(ls)00管脚如下图所示。2、74hc(ls)86管脚如下图所示。3、74hc(ls)153管脚如下图所示。4、74hc(ls)283管脚如下图所示。四、实验内容与步骤1、用门电路实现全加器参照表达式si=ai?bi?cici+1=(ai?bi)ci+aibi其中为本位和，si为低位向本位的进位，ci+1为本位向高位进位，设计用与非门74hc(ls)00及异或门74hc(ls)86实现1位全加器的实验电路图，搭接电路，用led显示其输出，并记录结果在下表：12、依次由abc输入信号，观察led的工作情况并记录注意：由于led是低电平有效，当输出0是灯亮，输出1时灯灭.2、用数选器实现全加器是否与设计功能一致。注意：由于led是低电平有效，当输出0是灯亮，输出1时灯灭3、用全加器实现代码转换电路设计用全加器74hc(ls)283实现8421码到余三码转换的实验电路图，搭接电路，用led显示其输出，并记录结果在下表中。b.依次由abc输入信号，观察led的工作情况并记录并与实验一中对比看逻辑功能是否与设计功能一致。注意：由于led是低电平有效，当输出0是灯亮，输出1时灯灭五、实验总结通过本次试验已经掌握门电路器件实现全加器的方法，并对集成加法器的应用有初步了解，在实验过程中由于需要连接的线比较多，所以要格外小心。在实验一中需要经过反演规则将异或逻辑表达式反演为或非式。实验二主要是用另一个方法实现全加器，注意数选器的数据选择规律，输入的被选择项中最小项确定输出项实验三注意到输入信号的顺序问题和输出信号接入led的顺序，否则信号灯的显示会与理论不符。这时候不能急，重新确认一下输入和输出的信号是否对应tips：这次试验学会了很多，首先万用表很万能，要习惯用万用表检测线路其次做实验的正确方法是先画好电路图，按图接线，最后检测，所以元件问题根本不是问题，就把他当个开关好了最后做实验需要小心谨慎，思维敏捷。这个对万事都是准则。篇三：八位加法器的设计实验报告八位加法器的设计实验报告学号：uXX15272班级：信息安全0901姓名：方浏洋日期：XX-5-2目录一、实验概述.-2-二、设计思路.-3-quartus中74181的功能