为了适应公司新战略的发展，保障停车场安保新项目的正常、顺利开展，特制定安保从业人员的业务技能及个人素质的培训计划quartus,的使用实验报告CPLD/FPGA设计实验报告实验一半加器一、创建工程工程名称：adder器件：顶层实体文件名：adderEP1C12Q240C8二、创建文件创建BlockDiagram/SchematicFile文件，实现一个半加器功能电路。装三、编译工程订报告中下列数据是多少线四、仿真电路1、创建VWF文件2、设定“EndTime”为20us3、在VWF文件中添加NodeORBus4、编辑波形5、仿真6、画出仿真结果实验题目：QuartusII软件操作一、实验目的(1)了解并掌握QuartusII软件图形输入的使用方法。(2)了解并掌握仿真方法及验证设计正确性。二、实验内容及步骤1.实验内容：本实验通过简单的例子介绍FPGA开发软件QuartusII的使用流程，包括图形输入法的设计步骤和仿真验证的使用以及最后的编程下载。2.实验步骤：在QuartusII中通过原理图的方法，使用与门和异或门实现半加器。原理图第1步：打开QuartusII软件，新建一个空项目。选择菜单File-NewProjectWizard，进入新建项目向导，填入项目的名称“hadder”。第2步：单击Next按钮，进入向导的下一页进行项目内文件的添加操作，或直接点击Next按钮。第3步：选择CPLD/FPGA器件，选择芯片系列为“MAXII”，型号为“EPM240T100C5”。向导的后面几步不做更改，直接点击Next即可，最后点击Finish结束向导。第4步：新建一个图形文件。选择File-New命令，选择“Diagram/SchematicFile”，点击OK按钮完成。将该图形文件另存为。第5步：在图形编辑窗口的空白处双击，打开符号库窗口。选择好需要的符号后，单击OK按钮，界面将回到原理图编辑界面，然后单击左键即在窗口内放置该符号。分别放置与门“7408”和异或门“xor”。第6步：在编辑窗口中放入两个输入符号，命名为a和b。放置2个输出“output”符号，并分别命名为s、cout。将各符号连接起来。第7步：保存图形文件，进行语法检查和编译。在信息窗口中显示检查结果。第8步：仿真。执行File-New命令，选择“OtherFiles”选项页中VectorWaveformFile，并单击OK按钮，打开矢量波形编辑器窗口。另存矢量波形文件为。第9步：选择所有引脚，单击按钮，将所有引脚添加到SelectedNodes框中，再按OK按钮返回波形编辑器窗口。第10步：编辑a和b的输入波形，再由仿真器输出y的波形。第11步：功能仿真。选择Processing-SimulatorTool。选择仿真模式为“Functional”，并选择文件作为仿真输入波形文件。点击GenerateFunctionalSimulationNetlist按钮，生成仿真网表。然后点击Start按钮，开始仿真。第12步：引脚分配。在仿真正确，并锁定自定引脚后，对项目再次编译。第13步：时序仿真。第14步：程序下载。1)用USB连接线连接DE2和电脑，选择Tools-Programmer命令，打开配置窗口。2)显示“NoHardware”，说明未指定硬件设备，单击HardwareSetup按钮，打开硬件设置窗口。双击列表框中的USB-Blaster，然后点击Close按钮，完成硬件设置。3）硬件已经设置完成，而且待配置的文件也已经在文件列表中。然后选中Program/Config选项，单击Start按钮，开始编程。三、实验结果功能仿真输出波形图：时序仿真波形图：灯亮灭图：四、实验中遇到的问题以及解决办法本次实验大致和书上的步骤没有多大区别，基本没有多大问题，唯有的问题就是计算机软件上的名称和书上步骤上的名称有一些出入，多多尝试就可以解决，总体来说学会基本操作了。实验一：QuartusII操作环境熟悉七人表决器一实验目的1掌握QuartusII软件安装，熟悉QuartusII操作环境。2初步了解VHDL语言。3学习使用行为级描述方法设计电路。二实验原理七人表决器使用7个电平开关作为表决器的7个输入变量，输入为电平“1”时表示表决者“赞同”，输入为电平“0”时表示表决者“不赞同”。当表决器的7个输入变量中有不少于4个输入变量输入“1”，那么表决结果输出逻辑高电平，表示表决“通过”，否则，输出逻辑低电平，表示表决“不通过”。七人表决器的可选设计方案非常多，可以采用使用全加器的组合逻辑。使用VHDL进行设计的时候，可以选择行为级描述、寄存器级描述，结等方法。当采用行为级描述的时候，采用一个变量记载选举通过的总人数。当这个变量的数值大于等于4时，表决通过，绿灯亮；否则表决不通过，黄灯亮。因此，设计时，需要检查每一个输入的电平，并且将逻辑高电平的输入数目进行相加，并且进行判断，从而决定表决是否通过。二实验内容1安装QuartusII软件，熟悉QuartusII操作环境。2使用VHDL实现上述描述。3波形仿真。4生成元件以及RTL四设计提示1初次接触VHDL应该注意程序的框架结构，数据类型和运算操作符。2了解变量和信号的区别。3了解进程内外语句的顺序和并行执行的区别。4设计文本的端口可如下：VHDL语言与数字逻辑电路设计实验指导书设计文本：-库和程序包-2-实体-结构体-结束VHDL语言与数字逻辑电路设计实验指导书五实验报告要求1列出七人表决器VHDl源代码。2记录仿真波形。3保存生成的元件以及RTL4书写实验报告时要结构合理，层次分明，在分析描述的时候，注意语言的流畅。-3目的-通过该培训员工可对保安行业有初步了解，并感受到安保行业的发展的巨大潜力，可提升其的专业水平，并确保其在这个行业的安全感。