微机原理及应用,北京科技大学信息工程学院,第2章 微型计算机中的微处理器,本章主要的内容是8086/8088微处理器的相关知识以及8086/8088CPU系统的组织和工作方式 （1）微处理器的内部结构及各相关组件的基本功能 （2）8086/8088CPU的内部寄存器的构成及应用特点 （3）8086/8088CPU系统中存储器和I/O接口的组织方式 （4）8086/8088CPU的外部引脚和应用特征 （5）8086/8088CPU的工作模式以及工作时序,应重点掌握和理解的知识 （1）重点掌握8086/8088CPU的内部结构特征及外部应用特征 （2）重点掌握内部寄存器的构成及应用特点 （3）重点掌握8086/8088系统中存储器的组织特点以及物理地址的计算方法 （4）掌握8086/8088系统中I/O组织特点及端口的编址方式 （5）掌握8086/8088CPU的最大最小两种工作模式 （6）理解8086/8088CPU工作周期的相关概念以及CPU外部操作的典型工作时序,8086/8088CPU的编程结构 8086/8088的存储器组织 8086/8088的I/O组织 8086/8088CPU的引脚功能和工作方式 8086/8088的典型时序分析,第1个主题 8086/8088CPU的编程结构,主要内容：,8086/8088CPU的内部结构 8086/8088CPU的寄存器结构,8086/8088CPU的内部结构,8086/8088 CPU的内部结构基本相同 均由两个独立的工作部件组成 一个称为执行部件（EU） 一个称为总线接口部件 （BIU）,8086/8088CPU的内部结构,8088CPU数据总线为8位、指令队列为4字节,寄存器是中央处理器的组成部份。寄存器是高速的存贮部件（但存贮容量有限），它们可用来暂存指令、数据和地址。可将寄存器内的数据进行算术及逻辑运算。存于寄存器内的地址可用来指向内存的某个位置，即寻址。,指令队列的设置使指令的取出与执行并行进行提高了程序的运行速度,地址加法器的作用是根据段寄存器存放的段基地址与EU送出的16位偏移地址计算得到20位的实际地址,输入输出控制电路实现总线控制，决定读或写、对内存或对I/O接口,取指令、指令译码、产生并传送操作指令,算术逻辑单元（运算器） 8个通用寄存器 1个标志寄存器 EU部分控制电路,执行部件EU的组成及作用,取指令，指令译码 执行指令，完成运算,总线接口部件BIU的组成及作用,地址加法器 6字节指令队列缓冲器 4个16位段寄存器 16位指令指针寄存器 输入输出控制电路,计算20位的存储器地址 完成CPU与内存间以及CPU与I/O接口间的信息传送分两种情况: 预取指令时：利用CPU执行指令而总线空闲，从内存中取出指令放入指令队列(等待CPU取走) EU执行指令时：按EU的指令，向内存或I/O接口写运算结果，从内存或I/O接口取数据 控制外部总线，保证各种信息的正确传送,指令队列缓冲器,指令队列缓冲器 8086 的指令队列为6个字节 8088 的指令队列为4个字节 指令队列缓冲器的指令存放状态 顺序指令执行：指令队列存放紧接在执行指令后面的那一条指令 执行转移指令：立即清除指令队列中的内容，从新的地址取入指令，并立即送往执行单元，然后再从新单元开始重新填满队列,实现CPU的流水线处理操作,8086/8088CPU的内部(编程用)寄存器,包括14个16位的寄存器 4个数据寄存器 2个地址指针寄存器 2个变址寄存器 4个段寄存器 2个控制寄存器,1. 数据寄存器,含4个16位寄存器，也可分别作为2个8位的字节寄存器使用；常用来存放参与运算的操作数或运算结果 AX(Accumulator)（AH、AL）累加寄存器 常用于数据运算或与外设交换数据 BX(Base)（BH、BL）基址寄存器 在间接寻址中用于存放内存的基地址 CX(Count)（CH、CL） 计数寄存器 在循环、移位等操作中用于计数 DX(Data)（DH、DL） 数据寄存器 常用于数据的传送或配合AX进行双字节运算,2. 段寄存器,4个16位段寄存器，用于存放各逻辑段的段基地址；不可互换的使用 CS(Code Segment )：代码段寄存器 用于存放当前执行程序所在段的段基地址 DS(Data Segment )：数据段寄存器 用于存放当前使用数据所在段的段基地址 ES(Extra Segment )：附加段寄存器 用于存放当前附加数据段的段基地址 SS(Stack Segment )：堆栈段寄存器 用于存放当前堆栈段的段基地址,3. 地址指针寄存器,常用于存放段内寻址时的偏移地址 SP：堆栈指针寄存器，存放当前堆栈段中栈顶的偏移地址 BP：基址指针寄存器，存放位于堆栈中的某个存储单元的偏移地址 在寻址操作时一般均与SS搭配使用,4. 变址寄存器,SI：源变址寄存器 DI：目标变址寄存器 变址寄存器常用于指令的间接寻址或相对寻址；存放当前数据段中某一个存储单元的偏移地址 与DS配合使用 用SI存放源操作数的偏移地址 用DI存放目标操作数的偏移地址,IP寄存器 指令指针寄存器，存放下一次要取出执行的指令的偏移地址 与CS结合使用构成真正的指令物理地址 用户不能直接更新使用，只能由系统自动更新,5. 指令指针寄存器,部分寄存器一般用途示意,代码段,段基地址CS,某指令地址IP,数据段或附加数据段,段基地址DS或ES,某数据地址DI,某数据地址SI,堆栈段,段基地址SS,堆栈顶地址SP,栈内某数据地址BP,6. 标志寄存器,FR(FLAGS) 状态标志寄存器 8086/8088CPU设有一个16位的状态标志寄存器；使用其中的9位作为状态标志位和控制标志位 6个状态标志(也称为条件码)-寄存ALU运算结果的状态信息 3个控制标志-寄存CPU的工作状态信息,标志寄存器图示,溢出标志位OF用于反映有符号数加减运算所得结果是否溢出。如果运算结果超过当前运算位数所能表示的范围，则称为溢出，OF的值被置为1，否则，OF的值被清为0,方向标志DF位用来决定在“数据串操作”指令执行时的步进方向；DF=1表示由高字节向低字节方向进行称为递减方式,中断允许标志IF位用来决定CPU是否响应CPU外部的可屏蔽中断发出的中断请求。但不管该标志为何值，CPU都必须响应CPU外部的不可屏蔽中断请求，以及CPU内部产生的中断请求；IF=1表示开中断,状态控制标志TF位用来控制CPU是正常(TF=0)执行，还是单步(TF=1)执行,符号标志SF用来反映运算结果的符号位，它与运算结果的最高位相同。对于有符号数就反映运算结果的正负号。运算结果为正数时，SF的值为0,零标志ZF用来反映运算结果是否为0。如果运算结果为0，则其值为1,在运算过程中，如果发生低4位向高4位的进位或借位时，辅助进位标志AF的值将被置为1,奇偶标志PF用于标志运算结果的低8位中“1”的个数的奇偶性。如果“1”的个数为偶数，则PF的值为1,进位标志CF主要用来反映运算是否产生进位或借位。如果运算结果的最高位产生了一个进位或借位，此时其值为1,标志寄存器置位问题,状态标志位由ALU运算的结果置位 控制标志位需要在程序中用专门的指令置位,运算对标志位的影响的例,运算对标志位的影响的例,第2个主题 8086/8088的存储器组织,主要内容：,存储器组织 8086存储器的分体结构 存储器的分段和物理地址的形成,存储器的组织,在存储器中，以字节为单位存取数据 存储地址即为存储单元编号，称为地址 8086/8088提供20条地址总线，可寻址的存储空间为220=1MB 每个存储单元的地址均为20位(但一般用5个十六进制数书写) 地址范围为：00000H-0FFFFFH,字节数据与字数据的存储,存储在一个存储单元中的数据称为字节数据 字节数据的存储：按顺序存放 其存储单元的地址，叫做该字节数据的存储地址 需要存储在相邻两个存储单元中的数据称为一个“字”，叫做字数据 字数据的存储：低字节存于低地址单元，高字节存于高地址单元 存放该字数据低字节的存储单元的地址，叫做该字数据的存储地址,存储器中数据的存储方式,00A22H,00B06H,00B07H,03A03H,03A04H,字数据3A0DH的存储地址为：00B06H,字数据325EH的存储地址为：03A03H,规则字与非规则字,存放一个字数据的低字节地址如果是偶数地址，则称为“规则字” 存放一个字数据的低字节地址如果是奇数地址，则称为“非规则字” 存取“规则字”与“非规则字”，其操作过程不同(即所使用的总线周期数不同),在8086系统中，将其可寻址的1 MB存储器分为两个存储体；即奇地址存储体和偶地址存储体，各为512 KB,8086存储器的分体结构,奇地址存储体与系统高8位数据总线相连，偶地址存储体与系统低8位数据总线相连 读/写偶地址体时，数据从低8位数据总线上传送 读/写奇地址体时，数据从高8位数据总线上传送 特别提示：关注BHE、A0和SEL信号,8086存储器的分体结构,8086存储器的分体结构,8086CPU是按16位结构设计，可以通过两个存储体直接读/写一个字数据；也可以只从一个存储体中读/写一个8位的字节数据 SEL为奇偶地址存储体的“片选”信号 奇偶地址存储体的选择由BHE信号和A0决定 所以读/写字数据或字节数据就会有几种不同的情况,读/写一个字节数据： 如果BHE=1，表示要读/写偶地址存储体，发送偶地址； 此时A0=0， DB8 - DB15上的数据将被忽略 如果BHE=0，表示要读/写奇地址存储体；发送奇地址； 此时A0=1， DB0 - DB7上的数据将被忽略,读/写偶地址字节,读/写奇地址字节,8086存储器的分体结构,读/写一个规则字数据： 该字数据的地址是从偶地址开始的；发送该字数据的地址（一定是偶地址A0=0），同时令信号BHE=0，则只须执行一个总线读/写周期，便可一次完成对该字的读/写操作 低位数据线上读写低字节数据 高位数据线上读写高字节数据,8086存储器的分体结构,读/写一个非规则字数据： 该字数据的地址从奇地址开始，低字节数据放在奇地址存储体中，而高字节数据存放在偶地址存储体中 CPU需要发送两个地址，并连续地执行二个总线读/写周期，才能分两次完成对该字的读/写 第一次读写奇地址体上数据，发送该字数据的地址(A0一定为1)，并令信号BHE=0，通过高位数据线读写低字节数据；偶地址体上的8位数据被忽略 第二次读写偶地址体上数据，再发送一个偶地址(A0=0)，并令信号BHE=1，通过低位数据线读写高字节数据,8086存储器的分体结构,8086存储器的分体结构,存储器的分段和物理地址的形成,8086/ 8088 的地址总线（AB）为20位 直接寻址范围是 220 = 1 MB个存储单元 但是: 8086/ 8088 的寄存器、ALU都是16位，送出的也只能是16位的地址数据 最多表示 216 = 64 KB 个地址编号 就是说：16位的寄存器和ALU不能直接存放和处理20位的地址数据,存储器的逻辑分段,CPU对存储器实行“分段”管理 即将存储空间分为若干逻辑段，每个逻辑段长度64 KB；16位的总线足可以管理和标记它 某存储单元的实际地址用段的基本地址（段基址）加该存储单元在该段中的相对位置（偏移地址）共同表示,比喻,假设 教室内有200个座位，都编有3位数的号码 必须按号入座 但，入场卷上的编号只能是两位数 解决的办法 将全部座位先分为两个区域；各区域的编号用两位数编制（如10、20） 各区域可容纳100人，编号为00-99 你的实际座位号应为：区域号*10+座位号,存储器的逻辑分段原则,逻辑段的划分原则上不受限制 各段之间可连续、可分开、可部分重叠、还可完全重叠 但要求：段的分配只能从地址低4位均为0的内存单元开始,存储器分段图示,最大64KB