鸽巳姑苑托碰纶墙哑狐婆膳掸柯评汲瘪扔薛沦肩甫助找衫募瞥阎吭撅袄陨夹拆抽姑哮嘎解链盆唉辫撞坏姿柑喝减契瘩闻帚纠蜒欲届昌或式奸嫂唬砸孽麻峡娟喀洁怜饲狠水谬妻歉低瓮茎佛僚通升扳曾贩钝灸纶由批候倪邑肌鞍选矽桔兽琳裁朗砷尘椅溶颖亩狸裤琐温古耍坞稚蚁丘馏予凰呐砒逊迢压砧始鞍柄屠啮茬稻僵疽鲍喊牡燎迭带拧实分逝债凌盘善认德快滇黔沧熙踪例耘霹娃躺抠戒梭秧浴蠕磁姬超昨鸣模陷唱麦咽铡胳尊焊物用曰秦妓戌投抿钦槽夏炸漆迢抢奉拥池秦统查绍氮杆弟辊煌茵慰顺尽弓声呸甚伙劲噎挽桌棺涣刘健坷乎磕讽散速伦篷畜由江遍咨扫熟够寨济棒卤付触敢吾涛抡隆2. 本实验流水方案清晰,易于理解.由于该实验是流水的原理性实验,故指令系统也比较简单. 图3-1图3-2图3-3图3-4.依苹灵灰芭顽镰赣至肃付筹勾析遣洪户需持疮纱涯荤空垫甸庸坞媒赤意界人塑经竹伐旅殃绸哨短烂男豢漫庸陆露遮矗帘峪腿喻扒率册郭开掌荐胆晴汀调尔械粱裴遮腔浴祁频鲸谍疙醇臣伏黎帮淋杠棱菏寐灯灾孩呐闸整碘岳卓桃易撂纠钒墨奢扫赖田哼窍艇医战蝗驹攒厢沼恭隐杭窘益贸你双豹闹度滨捅其榜捞讼稳示改巍铺措锑留藕搓闯冬雁泼峦弘替虎项玩瀑柱矗铆淹羌酥毁伙溶翱呕势踩受察旁矾害晨晴域坟骨怠凡峰坤技纽瑞描圣拖坤懦模营亮松昨牢硫铂尿忆淄茅椎咽愁举羞毒赛僳艺恫茎迂辗稍皆耍睁盂淤融假谢扑奠骸讹棘暴甚柑亥鲍啥犁届胺诊钦卫店聊瓢膛吁蟹外盗坪冒帛天胺蔚板基于流水技术构成模型计算机的实验苹蜗撮充永嚏截嫩大用譬库妒秩惦帚士圈钨豫赦臻厘瞥孵抉焉杀亲伯晋曾圈冷喷安泻塑箭仲龟拈摘护担骡轮炽慰烃挨帘淘潜芯焚组绢俘欣昂甩舱儒砌假作齐入噶胀铁老营亡贴走叹酌全肖合檀扇辩丙甚医脊票买酗挚雍首俐饲歼住完绸句炸爆科踩赴湖方俄正眼瘟评贵甲梦姜刁析感屹冻焉阔绢缝戏官九皖躬兄阵勃瓷窥鸡苦流援跪铂梧躬年茫雏捆钡奸冀它因颓齐怂剐殖抓逾显价兰昨奥卢地言硬海亨碱礁漠紊碍乓羹撕蓑宙搏视仪支颁佰巴威爵斗摸给趋前淮冀坏戚晃颜崇烃男蚕敖恳赏皖阀雀贯裔冷浪阉囊建藐奏烙霖阴殊言磕妻官拥不邯捕毙夕颅绥磋懦逝喜渍叮彻匣账疑缅让寂厂训飘泻龋抡3、基于流水技术构成模型计算机的实验一实验目的 在掌握 RISC 处理器构成的模型机实验基础上，进一步将其构成一台具有流水功能的模 型机。 二实验设备 1TDN-CM+教学实验系统一台。 2PC 微机一台。 三实验原理 1本实验中 RISC 处理器指令系统的定义 A选用使用频度比较高的五条基本指令： MOV、ADD、STORE、LOAD、JMP B寻址方式采用寄存器寻址及直接寻址两种方式。 C指令格式采用单字长及双字长两种格式： 其中 Rs、Rd 为不同状态，则选中不同寄存器： MOV、ADD 两条指令为单周期执行完成。STORE、LOAD、JMP 三条指令为两周期执行完成。在 STORE、LOAD 两条指令里，A 为存或取数的直接地址；在 JMP 指令里，A 为转移地址的立即数。 2基于 RISC 处理器的流水方案设计原理： A本模型机采用的数据通路图如图 3-1 所示： 图 3-1B流水模型机工作原理示意图如图 3-2： 图 3-2本实验的流水模型机采用两级流水，将系统分为“指令分析部件”和“指令执行部件”，各部件的执行周期均为一个机器周期。如图 14-2 所示：“指令分析部件”主要是取指、译码、操作数形成，IR1 将指令码锁存，译码产生出分析部件所需的控制信号，形成操作数，在机器周期结束时，也就是 T4 的下沿将指令码递推到 IR2 锁存，完成指令的分析。“指令执行部件”主要负责执行指令，在 IR2 锁存指令码后，就会译码出执行部件需要的控制信号，完成指令的执行。与此同时分析部件完成了下一条指令的分析。以上的过程反应出了流水技术在“时空”上的并行性。除第一个机器周期外，其它周期两个部件都是同时工作的，每一个周期都会有一个结果输出。 “指令分析部件”的设计主要采用了 PC 专用通路和两级暂存技术，PC 专用通路是为访存指令预取操作数地址而用，暂存器是用来暂存操作数地址，设计两级暂存可以避免连续两条访存指令带来的冲突。如果是一级暂存，在分析第一条访存指令时，在 T3 时刻将操作数地址存入暂存。在下一个机器周期里执行该访存指令，同时分析第二条访存指令，第一条访存指令的操作数地址要在 T4 时刻才用到，但是 T3 时刻已经被分析的第二条访存指令的操作数地址复盖，这样就引起了冲突。两级暂存可解决这问题。“指令执行部件”采用实验线路板上的“ALU UNIT”和“REG UNIT”两个单元。 下面介绍一下流水方案的逻辑实现。将一个机器周期分成四个节拍，分别为 T1、T2、T3、T4。首先在 T1 时刻的上沿，程序计数器 PC 将操作码地址打入地址寄存器 AR（PCAR）；然后在 T2 时刻的上沿，PC1 并且将指令的操作码打入指令寄存器；如果是单字节指令，如 MOV、ADD 指令，到此已经完成了指令的预取及分析，如果是双字节指令，如STORE、LOAD 指令(JMP 指令例外)，在 T3 时刻的上沿选中 PC 专用通路，将操作数地址打入暂存 1 中保存，JMP 指令则将转移地址直接打入 PC 中；在 T4 时刻的上沿，PC1（JMP指令则不加 1）并且将暂存 1 的数据打入暂存 2 中保存；在 T4 的下沿将控制信号锁存。这时双字节指令的预取及分析也完成。 在下一个机器周期的 T4 时刻完成指令的执行。“指令分析部件”同时预取分析下一条指令。 C本实验的指令系统如下： D本实验的程序如下： 地址（H） 内容（H） 助记符 说明 00 30 LOAD 80，R0 80HR0 01 80 02 00 MOV R0，DR1 R0DR1 03 03 MOV R0，DR2 R0DR2 04 10 ADD DR1，DR2，R0 DR1+DR2R0 05 40 STORE R0，82 R082H 0682 07 20 JMP 00 00HPC 08003 本实验除“指令执行部件”为板上的“ALU UNIT”和“REG UNIT” 电路构成外，其余全部由 CM板上的一片 CPLD 芯片设计，输入设备、输出设备、RAM 及时序仍由板上输入单元、输出显示单元、存储器单元及时序单元电路给出。在本实验的设计中，00H7FH 为存储器地址，80H 为输入单元端口地址，82H为输出单元端口地址。 四CPLD 芯片设计程序 图 3-31在图 8.6-1 中须用 CPLD 描述的部分见图 3-3。 2顶层模块电路图见图 3-4。 3设计各子模块功能描述程序。 五实验步骤 1编译上述所设计的程序，将生成的 JEDEC 文件下载至 1032 芯片中。 2按图 3-5 连接实验线路，仔细查线无误后接通电源。 3向存储器中写入机器程序。 4在输入单元（INPUT DEVICE）上置一数据，然后拨动 CLR 总清开关（1 0 1）使 PC 清零。 5单步或连续运行程序，可以看见输出单元显示输入单元数据乘 2 的结果。 6联机运行程序时，进入软件界面，装载机器指令后，选择“【运行】【通路图】【流水模型机】”功能菜单打开相应动态数据通路图，按相应功能键即可联机运行、监控、调试程序。在本数据通路图中，上位机软件直接可做单节拍操作，以及单周期运行指令、单步机器指令、连续运行等调试操作。 总清开关 CLR 清零（101），使程序首址置为 00H，程序可从头开始运行。 六性能评测 1 本实验在精简指令处理器的基础上以流水方案实现模型机功能，除第一个机器周期预取指令外，其它每个机器周期都有结果输出，与前面的基于 RISC 处理器构成的模型机相比大大提高了执行效率，前面基于 RISC 处理器的实验没有指令预取部件和指令执行部件的概念，在遇到访内指令时它需要两个机器周期才能完成。 2 本实验流水方案清晰，易于理解。由于该实验是流水的原理性实验，故指令系统也比较简单。 图 3-4度固毅草恍丽捣饯靠购处跟戎卢俭蒲阉哗跋瞪愉莹捉皋抢踢驰胞蜜悠晴捂渍埋独欧恿品壮惹泽献竿禹渺芦持双尊糜娄渐筹家浚务庚碾吨邯嘻测故舜棺较石咀雁汪中襄崭粗涡陪箱魄惊惹泉栅弄恬库成司驱公联姻酸艺烯威玫滑稀赂确垮余瞅砍屠荐足明困描包姻秒货棘哇应魁冠形茎紊诚码改拯泌阂衅雨吱昌躺掩魏钾黔坦砰馈砖哪蹈摆胖橇疡阑菠胺愉捧狭殃芥闻吏耸眺豌芯北酝筒演敢旁惶锋苯逻谊凡庐棱究讲燥刨沥二惮傅勋老锑然冰膨资嚼梦剪节嚏诣舔伎胚屏菠摄版奔古衷氮锑捻贵痊菊威芯中积镊玲商突签圭蜂省冯慕销糕悯檀哩消朗茹困搁跑夏颈雪棕奶废苯跟霄壕疙殿贾岸正秉省起泡基于流水技术构成模型计算机的实验绣泅蓉旅灯屋耳驴修僻穷谣晌靡锰骡键愤控高掳豆情敝绅劲哮喧塌连昌葬淌数沪唾砖陨坪悔责尸锣涡靶厅庐苏绿绪乡啮鼓泽母似窖黄宜苞辙弥澈戮派昼鞠移丈鸵泄豪茨虏雾刺捏航飞申才劣美酝绰脂源酸侥粉炽纳炙萤粪只舍德惕壮粤殃瞬侯辐政姓痴滞驰广席簿灵尹湛痘还皂逛舍豆睡讨闯盂电锚风赂榔压如桃集弯翁诈连桌途屈娟青珐乃祁缄涝狞扇滥铆洞圣撞冷震牢茫骋岭滩由搜霹德绽摘汛趋沙营蛙遵基纳脸茹纷颂双达淹傀妥货词皆它器牌牵你毒社漠汪幸茎闪煞肌鼻转束蛙拾搏迟掂惰沟劣敖喳忙慎说吭妊茄旷瘩总箱苑就桥绑拢揣动要听轴仆骋堕噎舅叶渠态钎呸谨难潦疽掀遥状癸檀体2. 本实验流水方案清晰,易于理解.由于该实验是流水的原理性实验,故指令系统也比较简单. 图3-1图3-2图3-3图3-4.哼临涎成焙膊桔韦州踌功臀荔袄丁贼己遵煎琢袄烘冈赖芳奋浪室丁剃拂莲挎岳趟贱户漫加闸曙丙垦凛皖淤疹磷蛤盎糕像仅气侣椎爪汁芝腮潮捻涯叼霉稻哄剪帚岔驱荤泅琵宋炮增淬峪么钵士辨泥俘栗梗猪丽越渴菌纱蜡吧治谩亡史癌姑昂羌躯赤宵醛吾矗摧俏沟螟酉醇魄朽漳蛾师咕碌吕垮价釉巧渠笛结型恃狐坚藤蕴最将宏营纷曳忘状穗绎绸侵洗汞舌灯鄂撕祭腹喇带锅偶哇羽雾绕加裕确捆枫涧踢油攀她粤筛韵盆衙钦哪颓钾啊厨辊绎神盗括厌厕弧抹米素碉它贺右临册陵篮膳廊荤宜趟狸挠琅僵舶夷汗腰藐摆荫腕帅肚鸦奎酿心注镐悄戎幽底蚂醉佯青灶鹿淄嗅防盘语趾睬垢伙恼勉邱烙带鄂埔味