第6章 集成时序电路的应用,本章的重点、难点、了解 6.1 十进制计数器74LS90 6.2 十六进制计数器74LS161 6.3 寄存器和移位寄存器,数字电子技术,第6章 集成时序逻辑电路的应用,重点： 用十进制和十六进制构成各种进制计数器 移位寄存器的基本应用方法 集成电路功能表的阅读方法,难点： 集成电路功能表的分析与应用 用功能端扩大集成电路使用范围 移位寄存器的串入并出与并入串出,了解： 集成时序电路的内部结构 移位寄存器在数字通信中的应用,数字电子技术,第6章 集成时序逻辑电路的应用,Back,6.1 十进制计数器74LS90,1. 全称：异步二五十进制计数器,2. 内部结构及逻辑符号：,Back,数字电子技术,第6章 集成时序逻辑电路的应用,数字电子技术,第6章 集成时序逻辑电路的应用,3. 功能分析及功能表：,数字电子技术,第6章 集成时序逻辑电路的应用,（1） 、 ：异步清零端，高电平有效。即：当 =1 时， = 0000（0）。 “清零”功能与时钟无关，称这种清零为异步清零。 （2） 、 ：异步置9端，高电平有效。即：当 =1时， =1001（9）。 “置9”功能与时钟无关，称这种置9为异步置9。 （3）8421 BCD码十进制计数器 （4）5421BCD码十进制计数器,数字电子技术,第6章 集成时序逻辑电路的应用,数字电子技术,第6章 集成时序逻辑电路的应用,状态迁移表：真值表的简化形式；迁移表中每个初态的下一行就为次态，故不必再列出初态和次态的对应关系.,数字电子技术,第6章 集成时序逻辑电路的应用,注：（1）低位每计10个CP，QD由10一次，接到高位CP，使高位计数一次。 （2）这两个电路都可以再次级联构成各种进制计数器。,4. 应用：主要采用“反馈归0法”组成任意进制计数器,【例1】 用74LS90设计一个百进制计数器。,解： 法1：采用8421 BCD码计数 法2：采用5421 BCD码计数,数字电子技术,第6章 集成时序逻辑电路的应用,数字电子技术,第6章 集成时序逻辑电路的应用,【例2】 从74LS90构成的5421BCD十进制计数器出发， 设计一个七进制计数器。,解：,过渡态：在状态图中瞬间存在的状态。过渡态是不能算作有效状态的。,数字电子技术,第6章 集成时序逻辑电路的应用,数字电子技术,第6章 集成时序逻辑电路的应用,数字电子技术,第6章 集成时序逻辑电路的应用,总结： 用74LS90组成计数模小于十的计数器的一般方法： （1）将74LS90连接成8421BCD或5421BCD十进制计数器形式，但不能将 、 接地。 （2）用一个与门的输出端接74LS90的清零端 、 。 （3）与门的输入端连接相应的 、 、 、 ，连接规则是： 反馈数=进位模M,数字电子技术,第6章 集成时序逻辑电路的应用,【例3】 试用74LS90设计一个365进制计数器。,分析：借助于本题，介绍设计大于十进制的计数器的设计： （1）如果进位模M满足10M102，可用两级74LS90连成一百进制形式，但不要将清零端 、 接地，以备反馈归零使用。若为三位数，则用三级74LS90，以此类推。 （2）通过与门，按照 “反馈数=进位模M”的方法连接到各清零端。,数字电子技术,第6章 集成时序逻辑电路的应用,解：本题若采用8421BCD码计数，M=365，状态为0364，365为过渡态，即反馈数=365（0011 0110 0101）。,数字电子技术,第6章 集成时序逻辑电路的应用,考虑到各触发器的翻转速度不可能完全一致，为保证正确计数，通过基本RS触发器引至清0端。,第6章 集成时序逻辑电路的应用,作业：P142 1、3。,数字电子技术,第6章 集成时序逻辑电路的应用,6.2 十六进制计数器74LS161,1.全称：异步二五十进制计数器,2.逻辑符号：,Back,数字电子技术,第6章 集成时序逻辑电路的应用,3.功能表：,数字电子技术,第6章 集成时序逻辑电路的应用,功能控制端 、LD、PT的优先级顺序： LDPT。,P、T：计数控制端，高电平有效。仅当=LD=P=T=1时，计数器工作（递增计数）。 ：进位输出端。当 =1111即15时， 输出为高电平1，即送出进位信号1。,总结：,数字电子技术,第6章 集成时序逻辑电路的应用,4.应用：,（1）利用 端，采用反馈归0法构成任意进制计数器；但由于 为异步清0，故存在过渡态的问题。 （2）利用LD端，采用反馈预置法构成任意进制计数器；由于LD为同步预置，故计数不存在过渡态。,数字电子技术,第6章 集成时序逻辑电路的应用,【例1】试用74LS161构成的十进制计数器。,解：（1）采用反馈归0法。 由74LS90知道，“反馈数=计数模M”，反馈数为： (10)10=I(1010)16. ：低电平有效，故 、 通过与非门连到 端。 状态图及电路图：,数字电子技术,第6章 集成时序逻辑电路的应用,（2）采用反馈预置法。 74LS161共有00001111十六种状态，故实现十进制的选择方法很多。 若预置数为DCBA=0000，则构成图6.12(a)所示的状态图。 LD低电平有效，故 、 通过与非门连到LD连接。,数字电子技术,第6章 集成时序逻辑电路的应用,总结：用74LS161构成计数器的一般方法： （1）反馈归零法: 利用异步清零端 ，与非门到 ； 反馈数=计数模M； 存在过渡态问题。 （2）反馈预置法： 与非输出到LD端； 反馈数预置数=计数模M1； 无过渡态问题。 预置数法实现计数器时，可采用下式计算： 反馈数预置数=计数模M1,数字电子技术,第6章 集成时序逻辑电路的应用,【例2】 分析图6.13（a）、（b）分别为几进制计数器。,解：图（a）中，采用“反馈预置法”。其中， 预置数：DCBA =0110（6）， 反馈数： =1111（15）， 根据“反馈数预置数=计数模M1”得： 计数模： M=反馈数预置数+1=15-6+1=10。 所以，图（a）为十进制计数器。,数字电子技术,第6章 集成时序逻辑电路的应用,解：图（b）为两片74LS161级联情况。 预置数：(0000 0001)2=(1)10， 反馈数：(0001 1000)2 =(24+23)=(24)10， 根据“反馈数预置数=计数模M1”得： 计数模： M=反馈数预置数+1=24-1+1=24。 故图（b）为二十四进制数计数器。,数字电子技术,第6章 集成时序逻辑电路的应用,【例3】 图6.14为用74LS161组成的电路，要求 列出状态迁移关系； 画出状态迁移图； 画出工作波形图； 指出进位模。,数字电子技术,第6章 集成时序逻辑电路的应用,分析：（1）预置数：DCBA = 100， （2）反馈无“与非门”，直接LD= 。,解： 列状态迁移关系表：,状态图：,工作波形图：采用“快速画图法”。,进位模：M=10。,数字电子技术,第6章 集成时序逻辑电路的应用,、,、,、,快速画图法：将CP上升沿打好虚线，在每两条虚线间按图6.15所示，将数据依次填入对应的 、 、 、 中，在CP1上升沿的前边，由下向上按高位到低位的次序填入0000，全部填入数据之后，即可按照见“1”就上见“0”就下的方法迅速画出波形图。,数字电子技术,第6章 集成时序逻辑电路的应用,作业：P142 5、6。,数字电子技术,第6章 集成时序逻辑电路的应用,6.3 寄存器和移位寄存器,寄存器：用以暂存二进制代码的电路，可分为锁存器、基本寄存器和移位寄存器三类。,6.3.3 移位寄存器,6.3.1 锁存器,6.3.2 基本寄存器（寄存器）,Back,数字电子技术,第6章 集成时序逻辑电路的应用,Back,数字电子技术,第6章 集成时序逻辑电路的应用,Back,数字电子技术,第6章 集成时序逻辑电路的应用,6.3.3 移位寄存器,作用：寄存和移位数据，分为单向和双向移位两类。,1.全称：集成四位双向移位寄存器,2.逻辑符号：,集成移位寄存器74LS194,Back,数字电子技术,第6章 集成时序逻辑电路的应用,3.功能表：,数字电子技术,第6章 集成时序逻辑电路的应用,4. 使用特点：, 四个触发器， ，CP上升沿触发。 双向移位寄存器： 右移： ； 左移： 。 ：异步清零，低电平有效。 两个重要功能控制端 ： =00 保持 =01 右移 =10 左移 =11 送数 除清零和保持与CP无关外，其余功能均在CP上升沿触发 作用下才可实现。,数字电子技术,第6章 集成时序逻辑电路的应用,5.应用：,解：,【例1】 试用74LS194设计四位环形计数器。,数字电子技术,第6章 集成时序逻辑电路的应用,扩展：,如果从端连到，预置数改为=001，则构成三进制环形计数器。 输出端与构成封闭环，故称该计数器为环形计数器。 环形计数器计数模M与构成闭环的触发器个数的关系为： M=n,（1）合上微动开关，则 =11，当 到来时，实现 送数功能，使 =0001； （2）松开微动开关，则 =01，实现右移功能， 每来一个CP自动右移一位； （3）列状态转换图如图所示。 （4）显然实现了M=4的计数器功能（又称为四分频电路）。,数字电子技术,第6章 集成时序逻辑电路的应用,解：,【例2】 试用74LS194设计八位扭环计数器。,数字电子技术,第6章 集成时序逻辑电路的应用,扩展：,总结：,因为输出端通过与非门与构成封闭环，故这种计数器称为扭环形计数器。 扭环形计数器计数模M与构成闭环的触发器个数n的关系为： M=2n,（1）手动开关合上时， =11，送数， = =0001； （2）手动开关打开时， =01，右移，得如下状态转换图。 （3）显然实现了M=8的计数器功能（又称为8分频电路）。,若要实现M=6，只要将 经过非门与 相连并将预置 数设为 =000即可。,数字电子技术,第6章 集成时序逻辑电路的应用,【例3】 图6.23为一个序列信号发生器电路，要求列出状态迁移关系并指出输出Z的序列。,数字电子技术,第6章 集成时序逻辑电路的应用,解：,（1）列状态迁移表如上表所示。 （2）输出序列Z为： Z=00011101。,分析：,数字电子技术,第6章 集成时序逻辑电路的应用,作业：P144 9、11、12。,本章内容到此结束,数字电子技术,第6章 集成时序逻辑电路的应用,