第7章 定时器相关模块,主编,第7章 定时器相关模块,7.1 定时器/计数器概述 7.2 TIM模块 7.3 PIT模块 7.4 PWM模块,7.1 定时器/计数器概述,1. 硬件方式 2. 软件方式 3. 可编程定时/计数方式,1. 硬件方式,硬件方式是指采用数字逻辑电路实现定时/计数功能。优点是定时较精确，缺点是通用性和灵活性较差，改变定时/计数要求时相应的电路参数需重新调整。在现有微型计算机应用系统中已不采用。,2. 软件方式,软件方式是指采用软件编制延时程序，利用计算机执行指令的时间实现定时功能。优点是节省硬件，缺点是占用CPU时间，且定时不够精确。此方式常用于实现对精度要求不高的延时场合。,3. 可编程定时/计数方式,可编程定时/计数方式是指采用专门的可编程定时器/计数器接口芯片或MCU内置的可编程定时器/计数器模块实现定时/计数功能。可编程定时器/计数器综合了前述硬件定时和软件定时的优点，能够在对定时/计数功能进行编程设置后与CPU并行工作。由于该方式既可以提高CPU利用率，又可以实现较精确的定时，现已成为微型计算机应用系统中广泛采用的一种定时/计数方式。,7.2 TIM模块,7.2.1 TIM模块的结构及功能 7.2.2 TIM模块寄存器 7.2.3 TIM模块应用范例,7.2.1 TIM模块的结构及功能,1. TIM模块的结构 2. TIM模的功能,1. TIM模块的结构,图7-1 TIM模块的结构框图,2. TIM模的功能,(1)输入捕捉(IC)功能 (2)输出比较(OC)功能 (3)脉冲累加(PA)功能,7.2.2 TIM模块寄存器,1. 定时器基本功能寄存器 2. 输入捕捉寄存器 3. 输出比较寄存器 4. 脉冲累加功能相关的寄存器,1. 定时器基本功能寄存器,(1)定时器系统控制寄存器1 (2)定时器系统控制寄存器2 (3)定时计数寄存器 (4)主定时器中断标志寄存器2,(1)定时器系统控制寄存器1,图7-2 定时器系统控制寄存器1,(2)定时器系统控制寄存器2,图7-3 定时器系统控制寄存器2,(2)定时器系统控制寄存器2,表7-1 定时器时钟选择,(3)定时计数寄存器,图7-4 定时计数寄存器,(4)主定时器中断标志寄存器2,图7-5 主定时器中断标志寄存器2,2. 输入捕捉寄存器,(1)定时器输入捕捉/输出比较选择寄存器 (2)定时器控制寄存器3 (3)定时器控制寄存器4 (4)定时器中断使能寄存器,(1)定时器输入捕捉/输出比较选择寄存器,图7-6 定时器输入捕捉/输出比较选择寄存器,(2)定时器控制寄存器3,图7-7 定时器控制寄存器3,(3)定时器控制寄存器4,图7-8 定时器控制寄存器4,(3)定时器控制寄存器4,表7-2 边缘检测电路配置,(4)定时器中断使能寄存器,图7-9 定时器中断使能寄存器,3. 输出比较寄存器,(1)定时器强制输出比较寄存器 (2)输出比较7屏蔽寄存器 (3)输出比较7数据寄存器 (4)定时器控制寄存器1 (5)定时器控制寄存器2 (6)定时器溢出触发寄存器1,(1)定时器强制输出比较寄存器,图7-10 定时器强制输出比较寄存器,(2)输出比较7屏蔽寄存器,图7-11 输出比较7屏蔽寄存器,(3)输出比较7数据寄存器,图7-12 输出比较7数据寄存器,(4)定时器控制寄存器1,图7-13 定时器控制寄存器1,(5)定时器控制寄存器2,图7-14 定时器控制寄存器2,(5)定时器控制寄存器2,表7-3 比较产生的输出电平,(6)定时器溢出触发寄存器1,图7-15 定时器溢出触发寄存器1,4. 脉冲累加功能相关的寄存器,(1)脉冲累加器控制寄存器 (2)脉冲累加器标志寄存器 (3)脉冲累加器计数寄存器,(1)脉冲累加器控制寄存器,图7-16 脉冲累加器控制寄存器,(1)脉冲累加器控制寄存器,表7-4 定时器时钟TIMCLK选择,(2)脉冲累加器标志寄存器,图7-17 脉冲累加器标志寄存器,(3)脉冲累加器计数寄存器,图7-18 脉冲累加器计数寄存器,7.2.3 TIM模块应用范例,1. 硬件连接 2. 软件编程,1. 硬件连接,PB口驱动LED的电路参见图3-22。,2. 软件编程,(1)输入捕捉功能应用 (2)输出比较功能应用 (3)脉冲累加器功能应用,7.3 PIT模块,7.3.1 PIT模块的结构及功能 7.3.2 PIT模块寄存器 7.3.3 PIT模块应用范例,7.3.1 PIT模块的结构及功能,1. PIT模块的结构 2. PIT模块的功能,1. PIT模块的结构,图7-19 PIT模块的结构框图,2. PIT模块的功能,PIT模块为模-数递减计数器，通过设定其计数寄存器初值，每个总线时钟8位微计数器做一次减1操作，当8位微计数器自减为0时，触发被控端16位计数器一次减1操作，然后8位微计数器再次自减直至为0，并再次触发16位计数器做一次减1操作，以此类推，直至16位计数器自减为0产生溢出。如果允许该定时器溢出中断，可以产生相应的中断申请。通过对总线时钟进行计数可以实现PIT定时功能，以触发外围模块或唤醒周期性中断。,7.3.2 PIT模块寄存器,1.PIT使能寄存器 2. PIT控制寄存器,1.PIT使能寄存器,(1) PIT控制与强制加载微定时寄存器 (2)PIT通道使能寄存器 (3)PIT中断使能寄存器 (4)PIT多路选择寄存器,(1) PIT控制与强制加载微定时寄存器,图7-20 PIT控制与强制加载微定时寄存器,(2)PIT通道使能寄存器,图7-21 PIT通道使能寄存器,(3)PIT中断使能寄存器,图7-22 PIT中断使能寄存器,(4)PIT多路选择寄存器,图7-23 PIT多路选择寄存器,2. PIT控制寄存器,(1)PIT强制加载定时寄存器 (2)PIT超时标志寄存器 (3)PIT微定时器加载寄存器0和1 (4)PIT加载寄存器03 (5)PIT计数寄存器03,(1)PIT强制加载定时寄存器,图7-24 PIT强制加载定时寄存器,(2)PIT超时标志寄存器,图7-25 PIT超时标志寄存器,(3)PIT微定时器加载寄存器0和1,图7-26 PIT微定时器加载寄存器0和1,(4)PIT加载寄存器03,图7-27 PIT加载寄存器03,(5)PIT计数寄存器03,图7-28 PIT计数寄存器03,7.3.3 PIT模块应用范例,1. 硬件连线 2. 软件编程,1. 硬件连线,1)基本应用实例中的PB口LED电路参见图3-22。 2)数字秒表应用实例中的4位数码管显示电路如图7-29所示。,2)数字秒表应用实例中的4位数码管显示电路如图7-29所示。,图7-29 4位数码管显示硬件连线,2. 软件编程,(1)基本应用实例 (2)数字秒表应用实例,7.4 PWM模块,7.4.1 PWM功能 7.4.2 PWM模块寄存器 7.4.3 PWM模块应用范例,7.4.1 PWM功能,图7-30 PWM模块的结构框图,7.4.2 PWM模块寄存器,1. PWM使能寄存器 2.PWM极性寄存器 3. PWM时钟选择寄存器 4.PWM预分频时钟选择寄存器 5. PWM中心对齐使能寄存器 6. PWM控制寄存器 7. PWM比例因子A寄存器 8. PWM比例因子B寄存器 9. PWM通道周期寄存器 10. PWM通道占空比寄存器 11. PWM关闭寄存器,1. PWM使能寄存器,图7-31 PWM使能寄存器,2.PWM极性寄存器,图7-32 PWM极性寄存器,3. PWM时钟选择寄存器,图7-33 PWM时钟选择寄存器,4.PWM预分频时钟选择寄存器,图7-34 PWM预分频时钟选择寄存器,4.PWM预分频时钟选择寄存器,表7-5 时钟B预分频因子选择表,4.PWM预分频时钟选择寄存器,表7-6 时钟A预分频因子选择表,5. PWM中心对齐使能寄存器,图7-35 PWM中心对齐使能寄存器,6. PWM控制寄存器,图7-36 PWM控制寄存器,7. PWM比例因子A寄存器,PWM比例因子A寄存器(PWMSCLA)的地址为0308，是可编程分频寄存器，可对时钟A进行分频产生时钟SA，公式为时钟SA=时钟A/(2PWMSCLA)，PWMSCLA默认值为256，PWMSCLA=00时，时钟SA=时钟A/512。,8. PWM比例因子B寄存器,PWM比例因子B寄存器(PWMSCLB)的地址为0309，是可编程分频寄存器，可对时钟B进行分频产生时钟SB，公式为时钟SB=时钟B/(2PWMSCLB)，PWMSCLB默认值为256，PWMSCLB=00时，时钟SB=时钟B/512。,9. PWM通道周期寄存器,图7-37 PWM通道周期寄存器,10. PWM通道占空比寄存器,图7-38 PWM通道占空比寄存器,11. PWM关闭寄存器,图7-39 PWM关闭寄存器,7.4.3 PWM模块应用范例,1. 硬件连接 2. 软件编程,