资源预览内容
第1页 / 共24页
第2页 / 共24页
第3页 / 共24页
第4页 / 共24页
第5页 / 共24页
第6页 / 共24页
第7页 / 共24页
第8页 / 共24页
第9页 / 共24页
第10页 / 共24页
亲,该文档总共24页,到这儿已超出免费预览范围,如果喜欢就下载吧!
资源描述
集成电路制造工艺,第15章 ULSI工艺总汇,第15章 ULSI工艺总汇,15.1 CMOS集成电路 15.2 双极型集成电路(TTL) 15.2.1 标准双极工艺 15.2.2 自对准双极机构 15.2.3 STTL集成电路 15.3 BiCMOS工艺 15.3.1 以CMOS工艺为基础的BiCMOS工艺 15.3.2 双阱BiCMOS工艺 15.4 砷化镓集成电路 15.4.1 砷化镓集成电路工艺流程 15.4.2 主要工艺参数的选取,15.1 CMOS集成电路,图15-1 不同的CMOS结构 a)P阱 b)N阱 c)孪生阱,15.1 CMOS集成电路,15M2.tif,图15-2 CMOS倒相器 a)倒相器线路图 b)倒相器剖面图,15.1 CMOS集成电路,图15-3 CMOS反相器管芯制造流程图,1.衬底 2. N阱,15.1 CMOS集成电路,3. NMOS有源区 4. PMOS有源区 5.栅氧化 6.多晶硅栅区 7. NMOS源漏区 8. PMOS源漏区 9.退火和驱进源漏区 10.刻蚀引线窗口、溅射铝 11.反刻和钝化,15.1 CMOS集成电路,0.tif,15.1 CMOS集成电路,15M4.tif,图15-4 双阱CMOS集成电路工艺流程示意图 a)第二层连线 b)钝化层,15.2 双极型集成电路(TTL),0.tif,15.2 双极型集成电路(TTL),15M5.tif,图15-5 双极集成电路中晶体管的结构 a)标准埋入集电极(SBC)工艺 b)集电极扩散 隔离(CDI)工艺 c)三重扩散(3D)工艺,15.2.1 标准双极工艺,15M6.tif,图15-6 标准埋层双极晶体管工艺流程示意图 a)埋层注入 b)外延生长 c)PN结隔离 d)深集电极接触形成 e)基区形成 f)发射区形成 g)刻孔、接触、金属化,15.2.1 标准双极工艺,2.埋层制备 3.外延层生长 4.隔离区形成 5.深集电极接触的制备 6.基区形成 7.发射区形成 8.金属接触互练 9.形成互连金属 10.后工序(测试、键合、封装等),15.2.2 自对准双极机构,0.tif,15M7.tif,图15-7 双多晶硅自对准双极晶体管剖面图,15.2.2 自对准双极机构,15M8.tif,图15-8 双多晶硅自对准NPN双极晶体管生产工艺流程图,15.2.3 STTL集成电路,15.3 BiCMOS工艺,15.3.1 以CMOS工艺为基础的BiCMOS工艺,15M9.tif,图15-9 以N阱CMOS工艺为 基础的BiCMOS基本结构,15M10.tif,15.3.1 以CMOS工艺为基础的BiCMOS工艺,图15-10 有埋层的以P阱CMOS工艺为基础的BiCMOS结构,15.3.2 双阱BiCMOS工艺,0.tif,15.3.2 双阱BiCMOS工艺,15M11.tif,图15-11 双阱BiCMOS工艺流程示意图,15.4 砷化镓集成电路,15M12.tif,图15-12 砷化镓MESFET结构TC制作流程图,15.4.1 砷化镓集成电路工艺流程,1)欧姆接触:光刻形成欧姆接触图形;蒸发或溅射AuGeNi/Au;合金化。 2)注入隔离:光刻形成隔离图形;隔离注入,见图15-12b。 3)栅制作:光刻栅区;凹槽腐蚀;蒸发栅金属铝;见图15-12c。 4)形成第一层金属布线:光刻形成第一层布线;蒸发钛、铂、金。 5)形成介质隔离层:淀积Si3N4作为介质隔离;光刻形成引线接触孔。,15.4.2 主要工艺参数的选取,1.离子注入 2.离子注入退火 3.金属层,
收藏 下载该资源
网站客服QQ:2055934822
金锄头文库版权所有
经营许可证:蜀ICP备13022795号 | 川公网安备 51140202000112号