第15章 时序逻辑电路的分析与设计,15.1 时序逻辑电路概述 15.2 时序逻辑电路的分析 15.3 计数器 15.4 寄存器和移位寄存器 15.5 时序逻辑电路的设计,15.1 时序逻辑电路概述,15.1.1 时序逻辑电路的特点 15.1.2 时序逻辑电路的功能描述方法 15.1.3 时序逻辑电路的分类,15.1.1 时序逻辑电路的特点,图15-1 时序逻辑电路的结构框图,15.1.2 时序逻辑电路的功能描述方法,1.逻辑方程式 2.状态转换表 3.状态转移图 .时序图(又叫做工作波形图),15.1.3 时序逻辑电路的分类,时序逻辑电路按其状态的改变方式不同，可分为同步时序逻辑电路和异步时序逻辑电路。在同步时序逻辑电路中，存储电路状态的变更是在同一个时钟脉冲控制下进行的。,15.2 时序逻辑电路的分析,1)根据给定的时序逻辑电路，写出各个触发器的时钟方程、驱动方程及电路的输出方程的逻辑表达式。 2)求状态方程。 3)根据状态方程和输出函数表达式进行计算，列出状态转换表、画状态图或波形图。 4)说明时序逻辑电路的逻辑功能。,图15-2 时序逻辑电路的分析步骤,15.2 时序逻辑电路的分析,图15-3 例15-1时序逻辑电路,15.2 时序逻辑电路的分析,表15-1 例15-1状态转移表,15.2 时序逻辑电路的分析,图15-4 例15-1状态图,15.2 时序逻辑电路的分析,图15-5 例15-1时序逻辑电路的时序图,15.2 时序逻辑电路的分析,15.3 计数器,15.3.1 异步计数器 15.3.2 同步计数器,15.3.1 异步计数器,15.3.1.1 异步二进制计数器 15.3.1.2 异步五进制计数器 15.3.1.3 中规模集成异步计数器,15.3.1.1 异步二进制计数器,图15-6 4位异步二进制加法计数器,15.3.1.1 异步二进制计数器,图15-7 4位二进制异步计数器的波形图,15.3.1.2 异步五进制计数器,图15-8 异步五进制计数器,15.3.1.2 异步五进制计数器,图15-9 异步五进制计数器的状态转移图,15.3.1.3 中规模集成异步计数器,1)异步清0。 2)异步置9。 3)计数。,图15-10 74LS290异步二-五-十进制计数器,15.3.1.3 中规模集成异步计数器,表15-5 8421BCD码计数,15.3.1.3 中规模集成异步计数器,表15-6 5421BCD码计数,15.3.1.3 中规模集成异步计数器,15.3.2 同步计数器,15.3.2.1 同步二进制计数器(Synchronous Counter) 15.3.2.2 同步二十进制计数器 15.3.2.3 集成同步计数器,15.3.2.1 同步二进制计数器(Synchronous Counter),图15-11 同步二进制加法计数器,15.3.2.1 同步二进制计数器(Synchronous Counter),图15-12 同步二进制减法计数器,15.3.2.1 同步二进制计数器(Synchronous Counter),图15-13 4位二进制可逆计数器,15.3.2.2 同步二十进制计数器,图15-14 同步二十进制加法计数器,15.3.2.2 同步二十进制计数器,图15-15 同步二十进制加法计数器的状态转移图,15.3.2.2 同步二十进制计数器,图15-16 同步二十进制加法计数器的时序图,15.3.2.3 集成同步计数器,1)同步触发器。 2)异步清零。 3)同步置数。 4)保持。 5)计数。,15.3.2.3 集成同步计数器,图15-17 4位二进制可预置同步计数器,图15-18 74LS161构成的12位二进制同步加法计数器,15.3.2.3 集成同步计数器,15.4 寄存器和移位寄存器,15.4.1 寄存器 15.4.2 移位寄存器,15.4.1 寄存器,图15-19 4位寄存器,15.4.2 移位寄存器,15.4.2.1 单向移位寄存器 15.4.2.2 双向移位寄存器 15.4.2.3 中规模集成移位寄存器,15.4.2.1 单向移位寄存器,图15-20 4位左移移位寄存器,15.4.2.1 单向移位寄存器,图15-21 4位左移移位寄存器的工作波形图,15.4.2.1 单向移位寄存器,B14011.TIF,15.4.2.2 双向移位寄存器,图15-22 双向移位寄存器,15.4.2.3 中规模集成移位寄存器,1.串行-并行转换 2.并行-串行转换,15.4.2.3 中规模集成移位寄存器,图15-23 4位双向移位寄存器74LS194,1.串行-并行转换,图15-24 用74LS194构成的7位串/并行转换器,2.并行-串行转换,图15-25 用74LS194构成7位并/串行转换器,15.5 时序逻辑电路的设计,15.5.1 采用小规模集成电路设计同步时序逻辑电路 15.5.2 采用小规模集成电路设计异步时序逻辑电路 15.5.3 采用中规模集成电路实现任意模值计数(分频)器,15.5.1 采用小规模集成电路设计同步时序逻辑电路,(1)分析设计要求，建立原始状态图或状态表 原始状态图或状态表用图形或表格的形式将设计要求描述出来。 (2)状态化简 因为在构成原始状态图或状态表时，为了全面描述设计要求，列出了许多状态，其状态数目不一定是最少的；又因为状态数目越少，需用的触发器的数量就越少，所以需要进行状态化简，以得到最简的状态表。 (3)状态分配 状态分配是指将简化后的状态表中的各个状态按一定规律赋予二进制代码，因此状态分配又叫状态编码。 (4)选定触发器的类型 列出激励和输出函数表，求出激励函数和输出函数表达式；也可以作次态卡诺图求出次态方程，然后求激励函数等。,15.5.1 采用小规模集成电路设计同步时序逻辑电路,(5)检查电路能否自启动 若不能自启动，则需修改原设计。 (6)画逻辑电路图 概括以上的设计步骤如图15-26所示。,图15-26 同步时序电路的设计流程,15.5.1 采用小规模集成电路设计同步时序逻辑电路,图15-27 例15-2状态图,15.5.1 采用小规模集成电路设计同步时序逻辑电路,图15-28 激励和输出函数的卡诺图,15.5.1 采用小规模集成电路设计同步时序逻辑电路,图15-29 例15-2逻辑电路图,15.5.1 采用小规模集成电路设计同步时序逻辑电路,图15-30 例15-3原始状态图,15.5.1 采用小规模集成电路设计同步时序逻辑电路,图15-31 例15-3次态和输出函数卡诺图,15.5.1 采用小规模集成电路设计同步时序逻辑电路,图15-32 例15-3逻辑电路图,15.5.1 采用小规模集成电路设计同步时序逻辑电路,15.5.2 采用小规模集成电路设计异步时序逻辑电路,图15-33 异步五进制计数器的状态图,图15-34 激励函数和CP函数的卡诺图,15.5.2 采用小规模集成电路设计异步时序逻辑电路,图15-35 例15-4逻辑电路图,15.5.2 采用小规模集成电路设计异步时序逻辑电路,15.5.3采用中规模集成电路实现任意模值计数(分频)器,15.5.3.1 利用复位法 15.5.3.2 利用置位法,图15-36 例15-5逻辑电路图,15.5.3.1 利用复位法,图15-37 例15-5时序图,15.5.3.1 利用复位法,图15-38 应用两片异步二-五-十进制计数器构成的模88计数分频电路,15.5.3.1 利用复位法,图15-39 例15-6逻辑图,15.5.3.2 利用置位法,图15-40 例15-6状态转移图,15.5.3.2 利用置位法,图15-41 例15-7电路结构之一,15.5.3.2 利用置位法,图15-42 例15-7状态转移图,15.5.3.2 利用置位法,图15-43 例15-7电路结构二,15.5.3.2 利用置位法,图15-44 例15-7电路的状态转移图,15.5.3.2 利用置位法,图15-45 例15-8逻辑电路图,15.5.3.2 利用置位法,图15-46 例15-8工作波形,15.5.3.2 利用置位法,