第四章 触发器,4.1 概述,什么是触发器？能够存储1位二进制信号的基本单元电路统称为触发器。,触发器的两个基本特点 1. 具有两个能自行保持的状态，用来表示逻辑状态的0和1，或二进制数的0和1。 2. 根据不同的输入信号可以置成1或0状态。,触发器的分类 按电路结构形式分：基本RS、同步RS、主从、维持阻塞、CMOS边沿触发器等。 按逻辑功能不同分：RS、JK、T、D触发器等。 按存储数据原理不同分：静态、动态。,4.2 触发器的电路结构与动作特点,一、基本RS触发器的电路结构与动作特点1. 用或非门构成,与组合电路的根本区别在于:电路中有反馈线。,Q和 输出端，一般情况下，两个输出端状态互补SD置1输入端（置位端） RD置0输入端（复位端）1状态 Q=1, =0 0状态 Q=0, =1特性表：,SD和RD同时回到0后无法断定触发器回到1状态还是0状态。约束条件：SDRD=0,2. 用与非门构成,触发信号低电平有效,约束条件：SDRD=0,3. 动作特点,输入信号的全部作用时间里，都能直接改变输出端的状态。所以基本RS触发器又称为直接置位、复位触发器。,书例4.2.1：给出 和 的波形，画出Q和 端对应的电压波形,当 、 都为高电平时，触发器保持原状态不变；当 变低电平时，触发器翻转为1状态；当变低电平时，触发器翻转为0状态；不允许 、 同时为低电平。,例4.1: 由与非门构成的基本RS触发器,(1) 0， 加脉冲时，输出端的状态怎样？(2) 1， 加脉冲时，输出端的状态怎样？(3) 令 ， 加脉冲，输出端状态怎样？,基本RS触发器特点总结,1. 电路具有两个稳定的状态（状态1和状态0）。2. 在一定的信号作用下，两个稳态间可以相互转换。3. 信号撤走以后，电路的稳态能保持不变，即电路具有记忆功能，能存放1对二进制(0,1)信息。4. 由于反馈线的存在，无论是复位还是置位，有效信号只需要作用很短的一段时间，即“一触即发”。,二、同步RS触发器的电路结构与动作特点,给触发器加一个时钟控制端CP，只有在CP端上出现时钟脉冲时，触发器的状态才能变化。具有时钟脉冲控制的触发器状态的改变与时钟脉冲同步，所以称为同步触发器。,1. 电路的结构与工作原理,当CP0时，控制门G3、G4关闭，都输出1。这时，不管R端和S端的信号如何变化，触发器的状态保持不变。当CP1时，G3、G4打开，R、S端的输入信号才能通过这两个门，使基本RS触发器的状态翻转，其输出状态由R、S端的输入信号决定。,特性表(CP=1时),约束条件：SR=0,有时需在CP信号到来之前(CP=0)将触发器预先置成指定的状态，为此同步RS触发器上还设有异步置位输入端和异步复位输入端。正常工作时应使它们处于高电平。,2. 动作特点,电平触发：CP=1的全部时间内S和R的变化都将引起触发器输出端状态的变化。所以，如果在CP=1期间R、S发生多次变化，则触发器的状态也可能发生多次翻转。,在一个时钟脉冲周期中，触发器发生多次翻转的现象叫做空翻。空翻是一种有害的现象，它使得时序电路不能按时钟节拍工作，造成系统的误动作。,书例4.2.2,圆圈中为干扰脉冲，使Q=1,3. D型锁存器,三、主从触发器的电路结构与动作特点,1.电路结构与工作原理(1) 主从RS触发器,由两级同步RS触发器串联组成。G1G4组成从触发器，G5G8组成主触发器。CP 与CP互补，使两个触发器工作在两个不同的时区内。,工作原理,主从RS触发器的触发翻转分为两个节拍： 当CP1时，CP0，从触发器被封锁，保持原状态不变：主触发器工作，接收R和S端的输入信号。 当CP由1跃变到0时，即CP=0、CP1。主触发器被封锁，输入信号R、S不再影响主触发器的状态；从触发器工作，接收主触发器输出端的状态。特点： 功能和同步RS触发器一样，只是主从RS触发器的翻转是在CP由1变0时刻（CP下降沿）发生的。 CP一旦变为0后，主触发器被封锁，其状态不再受R、S影响，因此不会有空翻现象。,存在问题,(1) 主触发器仍存在空翻现象(2) 仍需遵循约束条件SR=0,书例4.2.3,(2) 主从JK触发器,为了克服主从RS触发器使用时必须遵循SR=0约束条件的缺点而设计。,J=K=1时， 。,主从JK触发器特性表,书例4.2.4,在画主从触发器的波形图时，应注意以下两点：触发器的触发翻转发生在时钟脉冲的触发沿（这里是下降沿）判断触发器次态的依据是时钟脉冲下降沿前一瞬间输入端的状态。,2. 动作特点,无论是主从RS触发器还是主从JK触发器，都有以下两个特点：(1) 触发器翻转分两步动作。第一步，CP=1期间主触发器接收输入端（S、R或J、K）信号，被置成相应的状态，而从触发器不动；第二步，CP下降沿到来时从触发器按照主触发器状态翻转，所以Q、 端状态的改变发生在CP的下降沿。(2) CP=1的全部时间里输入信号都将对主触发器起控制作用。,另外，对于主从RS触发器，CP=1期间如S、R的状态发生多次变化，则主触发器的状态也随之多次变化。对于主从JK触发器，存在“一次变化”效应。,主从JK触发器存在的问题“一次变化”效应,设原态为Q=0，当CP上升沿到来时，J=1、K=0，G7输出为0，G8输出为1，主触发器发生1次变化（Q由0变为1），若CP=1期间J、K再次发生变化，由于G8受Q的控制，输出保持1不变，所以无论G7输入怎样变化，都无法改变主触发器Q=1的状态。,即CP=1期间主触发器只可能有一次翻转，一旦翻转就不会回到原来状态。,若J的变化发生在CP=1期间，如下图，同样Q发生变化，而J变回原态时，Q不能变回，造成Q的输出不反映CP下降沿前JK的状态，产生误动作。,四、边沿触发器的电路结构与动作特点,边沿触发器特点：触发翻转控制在CP触发沿到来的一瞬间，而且将接收输入信号的时间也控制在CP触发沿到来的前一瞬间。因此，边沿触发器既没有空翻现象，也没有一次变化问题，从而大大提高了触发器工作的可靠性和抗干扰能力。,包括:利用CMOS传输门的边沿触发器维持阻塞触发器利用传输延迟时间的边沿触发器,1. 利用CMOS传输门的边沿触发器,由CMOS逻辑门和CMOS传输门组成主从D触发器,触发器的触发翻转分为两个节拍：(1) 当CP变为0时，TG1开通，TG2关闭。主触发器接收D信号。同时，TG3关闭，TG4开通，从触发器保持原状态不变。(2) 当CP由0变为1时，TG1关闭，TG2开通，主触发器自保持。同时，TG3开通，TG4关闭，从触发器接收主触发器的状态。,由于引入了传输门，该电路虽为主从结构，却没有一次变化问题，具有边沿触发器的特性。,异步置位端,异步复位端,上升沿触发端,CMOS边沿触发器特性表,2.维持阻塞触发器,G3、G5和G4、G6形成两个基本RS触发器， 或 的低电平输入信号（置1或置0信号）被存入这两个基本RS触发器中。,为避免出现S=1、R=1的状态，增加了、两根线。G3、G4构成了基本RS触发器。由特性表知，输入都为1时不改变状态，所以CP=1期间G3、G4组成的基本RS触发器输出不变。,置1维持线,置0维持线,置0阻塞线,置1阻塞线,维持阻塞D触发器,维持阻塞D触发器的特点：上升沿触发触发后电路次态同输入信号D输入信号D必须先于CP上升沿前送到,3. 利用传输延迟时间的边沿触发器,工作原理自学,动作特点：下降沿触发,利用传输延迟时间的边沿JK触发器特性表,书例4.2.6,本题为上升沿触发的边沿D触发器，触发器的次态仅取决于CP上升沿到达时D的状态，即Qn+1=D。,4.3 触发器的逻辑功能及其描述方法,触发器逻辑功能的几种表示方法：特性表特性方程：触发器次态Qn+1与输入状态R、S及现态Qn之间关系的逻辑表达式称为触发器的特性方程。 状态转换图：表示触发器从一个状态变化到另一个状态或保持原状不变时，对输入信号的要求。 波形图,一、触发器按逻辑功能的分类逻辑功能：触发器的状态随输入信号翻转规则。RS、JK、T、D触发器,1.RS触发器,概念：凡在时钟信号作用下符合下面特性表所规定的逻辑功能者，叫做RS触发器。,化简得：,如同步RS触发器、主从RS触发器维持阻塞RS触发器,2. JK触发器,如主从JK触发器、边沿JK触发器,3.T触发器,T=1时，每来一个CP信号状态翻转一次；T=0时，CP信号到达后状态不变。,将JK触发器J、K端接在一起即构成T触发器。,T触发器：将T触发器得T端恒接高电平。,4. D触发器,如D型锁存器边沿D触发器,二、触发器的电路结构和逻辑功能的关系,触发器的分类 按电路结构形式分：基本RS、同步RS、主从、维持阻塞、CMOS边沿触发器等。 按逻辑功能不同分：RS、JK、T、D触发器等。,同一逻辑功能的触发器可用不同的电路结构实现。反之，用同一种电路结构形式可作成不同逻辑功能的触发器。,JK触发器的逻辑功能最强，它包含了RS触发器和T触发器的所用功能。,JK：,SR：,T：,目前生产的时钟控制触发器定型产品中只有JK触发器和D触发器两大类。,触发器功能的转换,1.用JK触发器转换成其他功能的触发器 (1) JKD,写出JK触发器的特性方程,再写出D触发器的特性方程并变换为：,J=D，K=,比较得：,画出逻辑图：,(2) JKT(T),写出T触发器的特性方程：,与JK触发器的特性方程比较，得：J=T，K=T。,令T=1，即可得T触发器。,2用D触发器转换成其他功能的触发器,(1) DJK,联立两式，得：,。,写出D触发器和JK触发器的特性方程,(2) DT,写出D触发器和T触发器的特性方程,联立式两式，得：,。,(3) DT,写出D触发器和T触发器的特性方程,联立式两式，得：,集成触发器,特点：(1) 有3个J端和3个K端，它们之间是与逻辑关系。(2) 带有直接置0端RD和直接置1端SD，都为低电平有效，不用时应接高电平。(3)为主从型结构，CP下跳沿触发。,1. TTL主从JK触发器74LS72,2高速CMOS边沿D触发器74HC74,特点：(1) 单输入端的双D触发器。(2) 它们都带有直接置0端RD和直接置1端SD，为低电平有效。(3) 为CMOS边沿触发器，CP上升沿触发。,触发器应用举例,例4.2 设计一个3人抢答电路。3人A、B、C各控制一个按键开关KA、KB、KC和一个发光二极管DA、DB、DC。谁先按下开关，谁的发光二极管亮，同时使其他人的抢答信号无效。,用门电路实现：,用基本RS触发器实现,FF(Flip-Flop)：触发器,10月9日作业,4.14.34.44.54.7,10月11日作业,4.84.94.104.114.124.17,10月13日作业,4.13 Q7Q124.194.22,