使用Quartus II进行仿真我们以一个计数器为例，在QuartusII中对其进行仿真。打开Quartus II，新建一个工程，新建Verilog HDL文件，程序内容如下：module Count( Clk, Rst_n, Cout);input Clk;input Rst_n;output 3:0 Cout;reg 3:0 Cout; always (posedge Clk or negedge Rst_n) begin if (Rst_n) begin Cout = 4d0; end else begin Cout = Cout + 4d1; end end endmodule 保存文件名为Count.v，并置顶（在菜单栏选择【Project】【Set as top-level Entity】）。 执行编译 下载 (752 Bytes)1-18-2009 13:02。 然后，新建一个Waveform文件（或打开现有的也行）下载 (35.03 KB)1-18-2009 13:02 点【Edit】【End Time】，设置仿真结束时间，（结束时间设得太长，仿真会很慢，如果确实需要，建议使用modelsim仿真软件）下载 (25.33 KB)1-18-2009 13:02 在name栏空白处，双击一下，弹出节点添加窗口，下载 (19.4 KB)1-18-2009 13:02 点击【Node Finder】，弹出节点选择窗口，下载 (29.9 KB)1-18-2009 13:02 在【Filter】栏中可以选择不同的信号类型，一般选【Design Entry(all names)】， 点击 下载 (747 Bytes)1-18-2009 13:02还可以选择工程中的各个模块，默认是只列出顶层信号， 选中Clk、Rst_n、Cout三个信号后，点击OK返回.vwf文件界面， 选中Cout信号，点右键，选择【Properties】，下载 (19.26 KB)1-18-2009 13:02 在“Radix”一项中，选择“Unsigned Decimal”，（方便观察数值） 选中Clk信号，在波形编辑栏中选择 下载 (957 Bytes)1-18-2009 13:02，设定周期、起始、占空比等属性，下载 (19.36 KB)1-18-2009 13:02 选中Rst_n信号，通过编辑栏“0”、“1”设定波形下载 (18 KB)1-18-2009 13:02 然后保存文件（这一步很重要）， 点 下载 (936 Bytes)1-18-2009 13:02，执行仿真下载 (18.79 KB)1-18-2009 13:02 我们可以看到Cout已经有数值变化了，通过 下载 (901 Bytes)1-18-2009 13:02还可以放大缩小查看。