计算机组成原理考研真题 2009-2011,“计算机的性能指标”试题,【2010年计算机联考真题】 下列选项中，能缩短程序执行时间的措施是( )。 提高CPU的时钟频率 优化数据通路结构 对程序进行编译优化 A.仅和 B.仅和 C.仅和 D. 、,D,【2011年计算机联考真题】 下列选项中，描述浮点数操作速度指标的是( )。 A.MIPS B.CPI C.IPC D. MFLOPS,D,“浮点数表示”试题(1),【2011年计算机联考真题】 float型数据通常用IEEE 754单精度浮点数格式表示。若编译器将float型变量x分配在一个32位浮点寄存器FR1中，且x=-8.25，则FR1的内容是( )。 A. C104 0000H B.C242 0000H C.C184 0000H D.C1C2 0000H 分析过程： x=-8.25=-1000.01B=-1.00001B23；按照IEEE 754 的32位浮点数格式：S=1；E=e+127=3+127=130=82H；尾数1.M中的M=000 0100 0000 0000 0000 0000(23位) 所以FR1的内容为： 1 1000 0010 000 0100 0000 0000 0000 0000B=C1040000H,A,“浮点数表示”试题(2),【2010年计算机联考真题】 假设变量i、f和d的数据类型分别为int、float和double(int用补码表示，foat和double分别用IEEE 754单精度和双精度浮点数格式表示)，已知i=785、f=1.5678E3、d=1.5E100，若在32位机器中执行下列关系表达式，则结果为真的是( )。 i=(int)(float)i f=(float)(int)f f=(float)(double)f (d+f)-d=f A.仅和 B.仅和 C.仅和 D.仅和 注：只有和的转换不会引起精度的变化,B,“定点数表示与加/减运算”试题(1),【2009年计算机联考真题】 一个C语言程序在一台32位机器上运行。程序中定义了三个变量x、y、z，其中x和z为int型，y为short型。当x=127、y=-9时，执行赋值语句z=x+y后，x、y、z的值分别是( )。 A.x=0000007FH，y=FFF9H，z=00000076H B.x=0000007FH，y=FFF9H，z=FFFF0076H C.x=0000007FH，y=FFF7H，z=FFFF0076H D.x=0000007FH，y=FFF7H，z=00000076H,【2010年计算机联考真题】 假定有4个整数用8位补码分别表示r1=FEH，r2=F2H，r3=90H，r4=F8H，若将运算结果存放在一个8位寄存器中，则下列运算会发生溢出的是( )。 A.r1r2 B.r2 r3 C.r1 r4 D. r2 r4,D,B,-2,-14,-112,-8,-2,-14,-8,-2,-14,-112,-8,-2,-14,“定点数表示与加/减运算”试题(2),【2011年计算机联考真题】 假定在一个8位字长的计算机中运行如下C程序段： unsigned int x=134; unsigned int y=246; int m=x; int n=y; unsigned int z1=x-y; unsigned int z2=x+y; int k1=m-n; int k2=m+n; 若编译器编译时将8个8位寄存器R1R8分别分配给变量x、y、m、n、z1、z2、k1和k2，请回答下列问题(提示：带符号整数用补码表示),1)执行上述程序段后，寄存器R1、R5和R6的内容分别是什么(用十六进制表示) 2)执行上述程序段后，变量m和k1的值分别是多少(用十进制表示) 3)上述程序段涉及带符号整数加/减、无符号整数加/减运算，这四种运算能否用同一个加法器辅助电路实现？简述理由。 4)计算机内部如何判断带符号整数加/减运算的结果是否发生溢出？上述程序段中，哪些带符号整数运算语句的执行结果会发生溢出？,“定点数表示与加/减运算”试题(2)参考答案,1) R1、R5和R6分别用来存放x、z1、z2 (R1)=x=134=86H (R5)=z1=x-y=86H-F6H=90H (R6)=z2=x+y=134+246=380=17CH，因为是8位寄存器，只能存低8位，故(R6)=7CH 2)m和k1都是带符号整数，所以： m=x=86H=-122 k1=m-n=86H-F6H=86H+0AH=90H=-112 3)可以。因为在机器内所有数据都是以二进制补码形式存储，可将减法运算转化为加法运算；不考虑溢出情况下，有、无符号数运算没有区别，只是输出的结果中最高位在有符号数中看作符号位，而无符号数看作数值位 4)若采用单符号位表示，最高数值位进位与符号位进位不同则溢出，或者，两个符号位相同的操作数相加，和与原操作数符号不同则溢出；若采用双符号位表示时，结果的两个符号位不同则溢出 上述程序段中，int k2=m+n会溢出(86H+F6H=7CH),返回题目,“浮点数加/减运算”试题,【2009年计算机联考真题】 浮点数加、减运算过程一般包括对阶、尾数运算、规格化、舍入和判溢出等步骤。设浮点数的阶码和尾数均采用补码表示，且位数分别为5位和7位(均含2位符号位)。若有两个数x=2729/32， y=255/8，则用浮点加法计算x+y的最终结果是( )。 A.00111 1100010 B.00111 0100010 C.01000 0010001 D.发生溢出 分析过程： x=00,111;00.11101 y=00,101;00.10100=00,111;00.00101 尾数Mx+My=00.11101+00.00101=01.00010，需进行右规处理，尾数右移一位，阶码加1；阶码=00,111+00,001=01,000阶码发生溢出，所以运行结果溢出,D,“存储器的分类”试题,【2011年计算机联考真题】 下列各类存储器中，不采用随机存取方式的是( )。 A.EPROM B.CDROM C.DRAM D.SRAM 【2010年计算机联考真题】 下列有关RAM和ROM的叙述中，正确的是( )。 RAM是易失性存储器，ROM是非易失性存储器 RAM和ROM都是采用随机存取方式进行信息访问 RAM和ROM都可用作Cache RAM和ROM都需要进行刷新 A.仅和 B.仅和 C.仅、 D.仅、,B,A,“存储器容量的扩充”试题,【2009年计算机联考真题】 某计算机主存容量为64KB，其中ROM区为4KB，其余为RAM区，按字节编址。现要用2K8位的ROM芯片和4K4位的RAM芯片来设计该存储器，则需要上述规格的ROM芯片数和RAM芯片数分别是( )。 A.1、15 B.2、15 C.1、30 D.2、30 【2010年计算机联考真题】 假定用若干个2K4位的芯片组成一个8K8位的存储器，则地址0B1FH所在芯片的最小地址是( )。 A.0000H B.0600H C.0700H D.0800H 【2011年计算机联考真题】 某计算机存储器按字节编址，主存地址空间大小为64MB，现用4M8位的RAM芯片组成32MB的主存储器，则存储器地址寄存器MAR的位数至少是( )。 A.22位 B.23位 C.25位 D.26位,D,D,D,“高速缓冲存储器”试题(1),【2009年计算机联考真题】 假设某计算机的存储系统由Cache和主存组成，某程序执行过程中访存1000次，其中访问Cache缺失(未命中)50次，则Cache的命中率是( )。 A. 5% B. 9.5% C. 50% D. 95% 【2009年计算机联考真题】 某计算机的Cache共有16块，采用二路组相联映射方式(即每组2块)。每个主存块大小为32B，按字节编址，主存129号单元所在主存块应装入到的Cache组号是( )。 A. 0 B. 2 C. 4 D. 6 分析过程： 32B/块块内地址5位编码 Cache共分为16/2=8组组号用3位编码 MM的地址中最低5位为块内字地址，接下来的3位就是组号 129=81H=100 00001B所以组号为100,D,C,“高速缓冲存储器”试题(2),【2010年计算机联考真题】 某计算机的主存地址空间大小为256MB，按字节编址。指令Cache和数据Cache分离，均有8个Cache行，每个Cache行大小为64B，数据Cache采用直接映射方式。现有两个功能相同的程序A和B，其伪代码如下所示：,程序A： int a256256; int sum_array1() int i,j,sum=0; for(i=0;i256;i+) for(j=0;j256;j+) sum+=aij; return sum; ,程序B： int a256256; int sum_array2() int i,j,sum=0; for(j=0;j256;j+) for(i=0;i256;i+) sum+=aij; return sum; ,“高速缓冲存储器”试题(2)续,假定int类型用32位补码表示，程序编译时，i、j和sum均分配在寄存器中，数组a按行优先方式存放，其首地址为320(十进制数)。请回答下列问题，要求说明理由或给出计算过程。 1)若不考虑用于Cache一致性维护和替换算法的控制位，则数据Cache的总容量为多少？ 2)数组元素a031和a11各自所在的主存块对应的Cache行号分别是多少(Cache行号从0开始)？ 3)程序A和B的数据访问命中率各是多少？哪个程序的执行时间更短?,“高速缓冲存储器”试题(2)参考答案,1)MM：256MB共28位地址；64B/Cache行块内字地址6位 8行Cache行号3位 故MM地址格式(从高到低)为：19位tag；3位行号；6位offset 故Cache中每行要存储：1个19位的tag；1个有效位；64B数据 总容量=8(19+1+648)=4256bit=532B 2) a031和a11分别是数组中偏移量为31和256+1=257的元素，因每个元素占32位=4B，所以，它们的存储地址距数组首址的偏移量分别为：314=124和2574=1028； 首址为320，所以这两个元素的存储地址分别为： 320+124=444=1BCH=1 1011 1100B 和 320+1028=1348=544H=101 0100 0100B 按1)中分析的MM的地址格式，可得对应的行号分别为6和5 3) 64B/Cache行，每个元素占4B每次调入16个数组元素 数组元素按行优先方式存储，所以 A程序：每访问16个元素调入一次(命中15次)，H=15/16=93.75% B程序：每次访问都不会命中，H=0A更快些,返回题目,“虚拟存储器”试题(1),【2010年计算机联考真题】 下列命令组合情况中，一次访存过程中，不可能发生的是( )。 A. TLB未命中，Cache未命中，Page未命中 B. TLB未命中，Cache命中，Page命中 C. TLB命中，Cache未命中，Page命中 D. TLB命中，Cache命中，Page未命中,D,“虚拟存储器”试题(2),【2011年计算机联考真题】 某计算机存储器按字节编址，虚拟(逻辑)地址空间大小为16M