71实验七 脉冲编码调制与解调实验一、实验目的1 掌握脉冲编码调制与解调的原理。2 掌握脉冲编码调制与解调系统的动态范围和频率特性的定义及测量方法。3 了解脉冲编码调制信号的频谱特性。4 了解大规模集成电路 TP3067 的使用方法。二、实验内容1 观察脉冲编码调制与解调的结果，观察调制信号与基带信号之间的关系。2 改变基带信号的幅度，观察脉冲编码调制与解调信号的信噪比的变化情况。3 改变基带信号的频率，观察脉冲编码调制与解调信号幅度的变化情况。4 观察脉冲编码调制信号的频谱。三、实验器材1. 信号源模块2. 模拟信号数字化模块3. 终端模块（可选）4. 频谱分析模块5. 20M 双踪示波器 一台6. 音频信号发生器（可选） 一台7. 立体声单放机（可选） 一台8. 立体声耳机 一副9. 连接线 若干四、实验原理模拟信号进行抽样后，其抽样值还是随信号幅度连续变化的，当这些连续变化的抽样值通过有噪声的信道传输时，接收端就不能对所发送的抽样准确地估值。如果发送端用预先规定的有限个电平来表示抽样值，且电平间隔比干扰噪声大，则接收端将有可能对所发送的抽样准确地估值，从而有可能消除随机噪声的影响。脉冲编码调制（PCM）简称为脉码调制，它是一种将模拟语音信号变换成数字信号的编码方式。脉码调制的过程如图 7-1 所示。PCM 主要包括抽样、量化与编码三个过程。抽样是把时间连续的模拟信号转换成时间离散、幅度连续的抽样信号；量化是把时间离散、幅度连续的抽样信号转换成时间离散幅度离散的数字信号；编码是将量化后的信号编码形成一个二进制码组输出。国际标准化的PCM 码组（电话语音）是八位码组代表一个抽样值。编码后的 PCM 码组，经数字信道传输，在接收端，用二进制码组重建模拟信号，在解调过程中，一般采用抽样保持电路。预滤波是为了把原始语音信号的频带限制在 3003400Hz 左右，所以预滤波会引入一定的频带失真。72图 7-1 PCM 调制原理框图在整个 PCM 系统中，重建信号的失真主要来源于量化以及信道传输误码，通常，用信号与量化噪声的功率比，即信噪比 S/N 来表示，国际电报电话咨询委员会（ITU-T）详细规定了它的指标，还规定比特率为 64kb/s，使用 A 律或 律编码律。本 实 验 采 用 大 规 模 集 成 电 路 TP3067 对 语 音 信 号 进 行 PCM 编 、 解 码 。 TP3067 在 一 个芯 片 内 部 集 成 了 编 码 电 路 和 译 码 电 路 ， 是 一 个 单 路 编 译 码 器 。 其 编 码 速 率 为 2.048MHz，每 一 帧 数 据 为 8 位 ， 帧 同 步 信 号 为 8KHz。 模 拟 信 号 在 编 码 电 路 中 ， 经 过 抽 样 、 量 化 、 编码 ， 最 后 得 到 PCM 编 码 信 号 。 在 单 路 编 译 码 器 中 ， 经 变 换 后 的 PCM 码 是 在 一 个 时 隙 中被 发 送 出 去 的 ， 在 其 他 的 时 隙 中 编 译 码 器 是 没 有 输 出 的 ， 即 对 一 个 单 路 编 译 码 器 来 说 ， 它在 一 个 PCM 帧 （ 32 个 时 隙 ） 里 ， 只 在 一 个 特 定 的 时 隙 中 发 送 编 码 信 号 。 同 样 ， 译 码 电 路也 只 是 在 一 个 特 定 的 时 隙 （ 此 时 隙 应 与 发 送 时 隙 相 同 ， 否 则 接 收 不 到 PCM 编 码 信 号 ） 里才 从 外 部 接 收 PCM 编 码 信 号 ， 然 后 进 行 译 码 ， 经 过 带 通 滤 波 器 、 放 大 器 后 输 出 。 具 体 电路 图 如 图 7-2 所 示 。1 2 3 4 5 6ABCD654321DCBAI/OS315BNR33947KR33847K R34110KR34247KC312104C313104E30910uF/25VE31010uF/25VE311100uF/25V2048K-INVCC-5R3405.1KVCCFRAMEB-INI/OS317BNTP314TP TP318TPPCM2-INCLKB-INS-INI/OS316BN2048K-INCLKB-INVPO+ 1GNDA 2VPO- 3VPI 4VFRO 5VCC 6FSr 7Dr 8BLKDR/CLKSESL 9MCLKR/PDN 10MCLKx11BCLKx12Dx13FSx14TSx15ANLB16GSx17VFXI-18VFXI+19VSS20U307TP3067I/OS318BNPCM2-INI/OS314BNOUTPCMB-OUT图 7-2 PCM 编译码电路原理图发送端接收端模拟信源 抽样器预滤波器模拟终端波形编码器量化、编码数字信道波形解码器重建滤波器抽样保持、低通7344下面对 PCM 编译码专用集成电路 TP3067 芯片做一些简单的介绍。图 7-3 为 TP3067 的内部结构方框图，图 7-4 是 TP3067 的管脚排列图。图 7-3 TP3067 逻辑方框图图 7-4 TP3067 管脚排列图1 TP3067 管脚的功能（1）VPO+ ：接收功率放大器的非倒相输出（2）GNDA：模拟地，所有信号均以该引脚为参考点（3）VPO-：接收功率放大器的倒相输出（4）VPI：接收功率放大器的倒相输入74（5）VFRO ：接收滤波器的模拟输出（6）Vcc：正电源引脚，Vcc=+5V +5%（7）FSR：接收帧同步脉冲，它启动 BCLKR，于是 PCM 数据移入 DR，FSR 为 8KHz脉冲序列。（8）DR：接收数据帧输入。PCM 数据随着 FSR 前沿移入 DR。（9）BCLKR/CLKSESL：在 FSR 的前沿把输入移入 DR 时位时钟，其频率可以从64KHz 至 2.048MHz。另一方面它也可能是一个 逻辑输入，以此为在同步模式中的主时钟选择频率 1.536MHz、1.544MHz 或2.048MHz，BCLKR 用在发送和接收两个方向。（10）MCLKR/PDN：接收主时钟，其频率可以为 1.536MHz、1.544MHz 或 2.048MHz。它允许与 MCLKx 异步，但为了取得最佳性能应当与 MCLKx 同步，当 MCLKR 连续连在低电位时，CLKx 被选用为所有内部定时，当 MCLKR 连续工作在高电位时，器件就处于掉电模式。（11）MCLKx：发送主时钟，其频率可以是 1.536MHz、 1.544MHz 或 2.048MHz，它允许与 MCLKR 异步，同步工作能实现最佳性能。（12）BCLKx：把 PCM 数据从 Dx 上移出的位时钟，其频率可以从 64KHz 至2.048MHz，但必须与 MCLKx 同步。（13）Dx：由 FSx 启动的三态 PCM 数据输出。（14）FSx：发送帧同步脉冲输入，它启动 BCLKx 并使 Dx 上 PCM 数据移出到 Dx 上。（15） ：开漏输出。在编码器时隙内为低脉冲。TSx（16）ANLB：模拟环路控制输入，在正常工作时必须置为逻辑“0” ，当拉到逻辑“1”时，发送滤波器和发送前置放大器输出的连接线被断开，而改为和接收功率放大器的 VPO+输出连接。（17）GSx：发送输入放大器的模拟输出，用来在外部调节增益。（18）VFxI -：发送输入放大器的倒相输入。（19）VFxI +：发送输入放大器的非倒相输入。（20）V BB：负电源引脚， VBB=-5V+5%。2 功能说明 上电当开始上电瞬间，加压复位电路启动 COMBO 并使它处于掉电状态，所有非主要电路都失效，而 Dx、VFRO、VPO- 、VPO+均处于高阻抗状态。为了使器件上电，一个逻辑低电平或时钟脉冲必须作用在 MCLKR/PDN 引脚上，并且 FSx 和 FSR 脉冲必须存在。于是有两种掉电控制模式可以利用。在第一种中 MCLKR/PDN 引脚电位被拉高。在另一种模式中使 FSx 和 FSr 二者的输入均连续保持低电平，在最后一个 FSx 或 FSr 脉冲之后相隔 2ms左右，器件将进入掉电状态，一旦第一个 FSx 和 FSr 脉冲出现，上电就会发生。三态数据输出将停留在高阻抗状态中，一直到第二个 FSx 脉冲出现。 同步工作在同步工作中，对于发送和接收两个方向应当用相同的主时钟和位时钟，在这一模式中，MCLKx 上必须有时钟信号在起作用，而 MCLKR/PDN 引脚则起了掉电控制作用。MCLKR/PDN 上的低电平使器件上电，而高电平则使器件掉电。这两种情况中，不论发送或接收方向，MCLKx 都用作为主时钟输入，位时钟也必须作用在 MCLKx 上，对于频率为1.536MHz、1.544MHz 或 2.048MHz 的主时钟，BCLKR/CLKEL 可用来选择合适的内部分75频器，在 1.544MHz 工作状态下，本器件可自动补偿每帧内的第 193 个时钟脉冲。当BCLKR/CLKSEL 引脚上的电平固定时，BCLKx 将被选为发送和接收方向兼用的位时钟。表 7-1 说明可选用的工作频率，其值视 BCLKx/CLKSEL 的状态而定。在同步模式中，位时钟 BCLKx 可以从 64KHz 变至 2.048MHz，但必须与 MCLKx 同步。每一个 FSx 脉冲标志着编码周期的开始，而在 BCLKx 的正沿上，从前一个编码周期来的 PCM 数据从已启动的Dx 输出中移出。在 8 个时钟周期后，三态 Dx 输出恢复到高阻抗状态。随着 FSR 脉冲来临，依赖 BCLKx（或在运行中的 BCLKR）负沿上的 DR 输入，PCM 数据被锁定，FSx 和 FSR必须与 MCLKx 或 MCLKR 同步。表 7-1 主时钟频率的选择被选主时钟频率BCLKR/CLKSELTP30672.048MHZ1.536MHZ1.544MHZ时钟01 2.048MHZ 异步工作在异步工作状态中，发送和接收时钟必须独立设置，MCLK 和 MCLR 必须为2.048MHz，只要把静态逻辑电平加到 MCLKx/PDN 引脚上，就能实现这一点。FSx 启动每个编码周期而且必须与 MCLKx 和 BCLKx 保持同步。FSR 启动每一个译码周期而且必须与 BCLKR 同步。 BCLKR 必须为时钟信号。BCLKx 和 BCLKR 工作频率可从 64KHz 变到2.048MHz。 短帧同步工作COMBO 既可以用短帧，也可以用长帧同步脉冲，在加电开始时，器件采用短帧模式。在这种模式中，FSx 和 FSr 这两个帧同步脉冲的长度均为一个位时钟周期。在 BCLKx 的下降边沿当 FSx 为高时，BCLKx 的下一个上升边沿可启动输出符号位的三态输出 Dx 的缓冲器，紧随其后的 7 个上升边沿以时钟送出剩余的 7 个位，而下一个下降边沿则阻止 Dx 输出。在 BCLKR 的下降边沿当 FSr 为高时（BCLKx 在同步模式） ，其下一个的下降边沿将锁住符号位，跟随其后的 7 个下降边沿锁住剩余的 7 个保留位。 长帧同步工作为了应用长帧模式，FSx 和 FSr 这两个帧同步脉冲的长度等于或大于位时钟周期的三倍。在 64KHZ 工作状态中，帧同步脉冲至少要在 160ns 内保持低电位。随着 FSx 或BCLKx 的上升沿（无论哪一个先到）来到， Dx 三态输出缓冲器启动，于是被时钟移出的第一比特为符号位，