实验一 TTL 与非门的参数测试一、实验目的掌握TTL与非门主要参数的测试方法。掌握TTL与非门电压传输特性的测试方法。熟悉集成元器件管脚排列特点。二、实验原理TTL集成与非门是数字电路中广泛使用的一种基本逻辑门，使用时必须对它的逻辑功能、主要参数和特性曲线进行测试，以确定其性能好坏。本实验采用TTL集成元器件74LS00与非门进行测试。它是一个2输人端4与非门，形状为双列直插式，逻辑表达式为FAB，其逻辑符号及外引线排列图如图11(a)(b)(c)(d)所示。 图 1-1 与非门逻辑符号及 74LS00 外引线排列图14 13 12 11 10 9 8 1 2 3 4 5 6 7 (d)74LS00 引脚排列VCCGND74LS00& & &(a)国内常用符号ABY(b)国外常用符号AB Y(C)国际标准符号&ABY1TTL与非门主要参数(1)输出高电平 VOH和输出低电平V OLVOH是指与非门一个以上的输入端接低电平或接地时，输出电压的大小。此时门电路处于截止状态。如输出空载，V OH必须大于标准高电平(V SH2.4V)，一般在3.6V左右。当输出端接有拉电流负载时，V OH将降低。VOL是指与非门的所有输人端均接高电平时，输出电压的大小。此时门电路处于导通状态。如输出空载，V OL必须低于标准低电平 (VSL0.4V)，约为0.1V左右。接有灌电流负载时，V OL将上升。(2)低电平输入电流 IILIIL是指当一个输入端接地，而其他输入端悬空时，输入端流向接地端的电流，又称为输入短路电流。I IL的大小关系到前一级门电路能带动负载的个数。(3)高电平输入电流 IIHIIH是指当一个输入端接高电平，而其他输入端接地时，流过接高电平输入端的电流，又称为交叉漏电流。它主要作为前级门输出为高电平时的拉电流。当I IH太大时，就会因为“ 拉出”电流太大，而使前级门输出高电平降低。(4)输入开门电平 VON和关门电平V OFFVON是指与非门输出端接额定负载时，使输出处于低电平状态时所允许的最小输入电压。换句话说，为了使与非门处于导通状态，输入电平必须大于V ON。VOFF是指使与非门输出处于高电平状态所允许的最大输人电压。 (5)扇出系数 N0N0是说明输出端负载能力的一项参数，它表示驱动同类型门电路的数目。 N0的大小主要受输出低电平时，输出端允许灌人的最大电流的限制，如灌人负载电流超出该数值，输出低电平将显著抬高，造成下一级逻辑电路的错误动作。(6)空载导通功耗P ON静态工作、输出为低电平时的功耗，即电源电压V CC和导通电源电流I CCL的乘积。2TTL 与非门的电压传输特性TTL与非门电路的电压传输特性，表示输入电压从零电平逐渐升到高电平时，输出电压的变化。利用电压传输特性曲线不仅可直接读出其主要静态参数，如VOH、V OL、V ON、V OFF、V NH和V NL(如图1-2所示) ，还可以检查和判断TTL与非门的好坏，如若V ON和V OFF,两个数值越靠近，越接近同一数值(阈值电平V T)，就说明与非门电路的特性曲线愈陡，抗干扰能力越强。高电平噪声容限V NH：V NHV SH-VON2.4V-V ON低电平噪声容限V NL：V NLV OFF-VSLV OFF-0.4V3平均传输延迟时间t pdtpd是衡量门电路开关速度的参数，原因是输出电压对输入电压有一定的时间延迟，t pd等于导通时间和截止时间的平均值。由于TTL门电路的延迟时间较小，直接测量时对信号发生器和示波器的性能要求较高，故实验一般采用测量由奇数个与非门组成的环形振荡器的振荡周期T来求得。其工作原理是：假设电路在接通电源后某一瞬间，电路中A点为逻辑“1”，经过三级门的延时后，使A点由原来的逻辑“1”变为逻辑“0”；再经过三级门的延时后，A点电平有重新变为逻辑“1”。电路的其它各点的电平也跟随变化。说明使A点发生一个周期的振荡，必须经过6级门的延迟时间。因此平均传输延迟时间为tpd= T 61三、实验仪器及器件DZX-2B型电子学综合实验装置，YB4320A双踪四迹示波器，集成2输入端四与非门74LS00 1片，电阻、电位器导线若干。四、实验内容 1测试TTL与非门的各项参数分别列表记录所测得数据；(1) 分别测量TTL与非门74LS00在带负载和开路两种情况下的输出高电平V OH和输出低电平V OL；表一带负载 开路VOH(V) VOL(V) VOH(V) VOL(V)3.59 0.296 4.04 0.08VCC5.1KVOHRL1/4 74LS00图 1-3 VOH 的测试电路&VCCRL500VOL1/4 74LS00图 1-4 VOL 的测试电路 &(2)测量输入开门电平 VON 和关门电平 VOFF 表二 VOH(V) VOFF(V) VOL(V) VON(V)3.59 1.14 0.296 1.92(3)测量低电平输入电流I IL和高电平输入电流I IH；表三IIL(mA) IIH(mA)0.27 0(4)测量扇出系数N 0；VCC1/4 74LS00图 1-7 IIL 的测试电路mA&VCCA1/4 74LS00图 1-8IIH 的测试电路&VCC1/4 74LS00VOHVI0RL10K0.8V10K图 1-5VOFF 和 VOH 的测试电路&VCCRLIL 500V3.2V1/4 74LS0010K图 1-6 VON 和 VOL 的测试电路&VCC10KV100IILRRPL1/4 74LS00图 1-9 扇出系数 N0 的测试电路&mAVCCICCL1/4 74LS00图 1-10 空载导通功耗 PON 测试电路& 表四VOL(V) I0L(mA) IIL(mA) No0.3 9.58 0.27 35(5) 测量空载导通功耗 PON。表五VCC(V) ICCL(mA) PON= VCCICCL(mW)5 3.28 16.42测试电压传输特性表六VI(V) 0.1 0.2 0.3 0.4 0.5 0.6 0.7 0.8 0.9 1.0 1.1V0(V) 4.03 4.03 4.03 4.03 4.02 4.02 4.02 3.98 3.98 3.98 3.35VI(V) 1.15 1.20 1.22 1.24 1.26 1.28 1.30 1.35 1.40 1.45 1.50VI(V) 3.07 0.91 0.60 0.50 0.31 0.26 0.102 0.009 0.09 0.09 0.09V0(V) 1.60 1.70 1.80 1.90 2.00 2.5 3.0 3.5 4.0 4.5 5.0V0(V) 0.09 0.09 0.09 0.09 0.09 0.09 0.09 0.09 0.09 0.09 0.093测量平均传输延迟时间t pd表七T(ns) tpd(ns)30 5五、实验报告要求VCC1/4 74LS00V0VVVIRP1K图 1-11 与非门电压传输特性测试电路&T3/4 74LS00图 1-12 tpd 测试电路 & & &1列表记录、整理数据，并对结果进行分析。见表一至表七2根据实验数据画出传输特性曲线，试在曲线上标出VOH、V OL、V ON、V OFF，计算V NH和V NL。六、思考题1TTL电路多余的输入端应如何处理?为什么?与非门多余的输入端：悬空；接高电平；与一个有效端接在一起。或非门多余的输入端接地与一个有效端接在一起。其原则是无效输入端不能影响输入和输出之间的逻辑关系。2各门的输出端是否可以连起来用，以实现“线与” ?如果想实现“线与”应用什么门电路?各门的输出端一般是不可以连起来用，如果想实现“线与” 应用开路门电路。(例如OC门、OD门)