目錄,MIPI_DSI的研究背景 MIPI_DSI的介紹 概述DSI的4層協議 DSI兩種接口模式 DSI的數據包結構 DSI的數據傳輸 DSI的數據通道分配 DSI的數據傳輸模式 DSI協議層錯誤探測 ECC和CRC 線路爭奪探測與恢復 ACK,MIPI_DSI研究背景,MIPI並不是一個單一的介面或協定，而是包含了一套協議和標準，以滿足各種子系統獨特的要求,MIPI_DSI研究背景,當前手持設備的發展趨勢 顯示屏尺寸變大 分辨率變高 支持各種多媒體高清顯示效果 對數據傳輸的要求 更大的頻率帶寬和更高的傳輸速率 降低功耗 減小EMI噪聲,MIPI_DSI研究背景,DSI的優勢 串行總線，數據傳輸量大 能滿足當前高分辨率、低功耗的要求 更小的EMI、ESD干擾 連接信號線數減低至最少為四根，更小的PCB占位空間,MIPI_DSI研究背景,MIPI_DSI(Display Serial Interface) 符合MIPI協定的串列顯示器介面協定,主機與顯示器之間用差分信號線連接 1對clock信號和14對data信號 一般情況下data0可以配置成雙向傳輸 一個主機端可允許同時與多個從屬端進行通信 主要優點 採用差分信號傳輸，減少了EMI影響，可獲得更高的傳送速率（D-PHY:500Mb/s1Gb/s,M-PHY: 6Gb/s） 採用串行傳輸方式，可以減少主機與顯示器之間的傳輸線,MIPI _DSI的4層協議,MIPI_DSI的4層協議,DSI的4層協議 應用層（Application） 確立或轉換數據的格式，Display命令的編碼與解碼等 底層協議層（Low Level Protocol） 數據包的生成與解析，ECC和CRC的生成和處理等 通道管理層（Lane Management） 數據通道的分配和整合等 物理層（PHY Layer） 給數據包外加開始標誌（SoP）和結束標誌（EoP），數據流程的串行化化與並行化，時鐘管理等,MIPI DSI的4層協議,系統架構圖,DSI兩種接口模式,DSI接口電路支持兩種模式：Video Mode和Command Mode,DSI兩種接口模式,DSI接口電路支持兩種模式：Video Mode和Command Mode Command Mode Interfaces 發送端最基本信號 Data Lane Module: CIL-MUYY (HS-TX, LP-TX, LP-RX, and LP-CD) Clock Lane Module: CIL-MCNN (HS-TX, LP-TX) 接收端最基本信號 Data Lane Module: CIL-SUYY (HS-RX, LP-RX, LP-TX, and LP-CD) Clock Lane Module: CIL-SCNN (HS-RX, LP-RX) Video Mode Interfaces 發送端最基本信號 Data Lane Module: CIL-MUNN (HS-TX, LP-TX) Clock Lane Module: CIL-MCNN (HS-TX, LP-TX) 接收端最基本信號 Data Lane Module: CIL-SUNN (HS-RX, LP-RX) Clock Lane Module: CIL-SCNN (HS-RX, LP-RX),DSI的數據包結構,DSI數據包格式 長數據包（Long Packet） 短數據包（Short Packet） 長數據包（Long Packet）基本結構 長數據包由3部分組成 PH（Packet Header） PH又由3部分組成 DI(Data ID)：數據標誌位 WC(Word Count)：數據包的個數，不包括Checksum ECC(Error Correction Code)：可以糾正一位錯誤，可以檢測兩位錯誤 PD（Packet Data）：數據包中的有效數據 PF（Packet Footer）：16bit的校驗和CRC。用於傳輸大量圖像數據和命令。 基本結構如下圖所示,DSI的數據包結構,Long Packet基本結構,DSI的數據包結構,Short Packet基本結構 用於傳送命令和寄存器的讀寫，其長度固定為4個字節,DSI的數據傳輸,DSI基本數據傳輸結構,DSI的數據傳輸,數據通道分配由通道管理層定義 通道管理層 依據設計所設定 的N（N最多為4）個數據通道 發送時，將要發送的數據分成N組輸送到相應的數據通道 接收時，將接收到的N組數據組合，恢復到原始的數據序列,DSI的數據通道分配,發送端數據分配,DSI的數據通道分配,接收端數據分配,DSI的數據通道分配,數據通道的選擇 數據通道的控制單元會根據資料包的ID控制資料流程的通道,DSI的數據通道分配,數據分配通道,DSI的數據傳輸模式,MIPI DSI兩種數據傳輸模式 HS模式（High Speed Mode） LP模式 (Low Power Mode) 全部數據通道都可以用於單向的HS/LP模式 兩種模式結合，保證總線在需要傳輸大量數據時可高速傳輸，在不需要大數據量傳輸時減小功耗,DSI的數據傳輸模式,HS模式 採用低壓差分信號，速率高，功耗大,DSI的數據傳輸模式,LP模式下 發送端分別驅動互聯線，輸出單端信號，數據速率低,DSI的數據傳輸模式,HS模式和LP模式波形對比,DSI的數據傳輸模式,LP單端發送時，通道有四種不同的狀態：LP00、LP01、LP10、LP11,協定層錯誤探測,協議層錯誤探測 由於受到EMI、ESD或其他原因的影響，DSI傳輸系統可能會出錯 在物理層邏輯單元能探測到如下錯誤，並把錯誤報告給協定層 SoT Error SoT Sync Error EoT Sync Error Escape Mode Entry Command Error LP Transmission Sync Error False Control Error Turnaround Acknowledge Timeout Peripheral Reset Timeout 錯誤檢測 ECC CRC,協定層錯誤探測,ECC校驗 作用範圍：數據包的PH 1bit錯誤探測及糾正 多bit錯誤探測 實現原理基於漢明碼（Hamming Code） 相關錯誤需要反映在ACK中 校驗位一般的規律如下表示,協定層錯誤探測,P7=0 P6=0 P5=D10D11D12D13D14D15D16D17D18D19D21D22D23 P4=D4D5D6D7D8D9D16D17D18D19D20D22D23 P3=D1D2D3D7D8D9D13D14D15D19D20D21D23 P2=D0D2D3D5D6D9D11D12D15D18D20D21D22 P1=D0D1D3D4D6D8D10D12D14D17D20D21D22D23 P0=D0D1D2D4D5D7D10D11D13D16D20D21D22D23,協定層錯誤探測,ECC糾錯實現電路,協定層錯誤探測,CRC糾錯 只針對PD即有效資料進行 對於單通道，CRC無意義 如果有效資料是zero-byte，則CRC=FFFFh 如果不計算CRC（外設不支援CRC），在相應位PF=0000h The checksum shall be realized as a 16-bit CRC with a generator polynomial of x16+x12+x5+x0,線路爭奪探測與恢復,線路爭奪探測與恢複 由於TA操作受到EMI,ESD或其他因素影響，可能會出現線路爭奪現象。 存在於雙向傳輸系統（如LP雙向模式） 可運用計時器超時原理探測 CPU端需要探測，不用匯報 Display端需要探測，需要彙報（設置ACK相應位） 需要相應的恢復機制 TA(turn around)操作 總線控制權在主機端與從屬端之間交換，發送端發送放棄總線請求，接收端接收請求之後控制總線發起應答,線路爭奪探測與恢復,ACK與錯誤報告 完成一次從CPU到Display的數據發送，若緊跟著BTA指令，則Display應該返回一些資料，這些資料可以是：ACK或帶錯誤報告的ACK.其他應該返回ACK的情況如下 a non-Read command a Read request a Read request in which a single-bit ECC error was detected and corrected a non-Read command in which a single-bit ECC error was detected and corrected,線路爭奪探測與恢復,帶錯誤報告的ACK的資料包有長短兩種： 有4位元組組成的短資料包ACK： Byte 0: Data Identifier Byte 1: Error Report bits 0-7 Byte 2: Error Report bits 8-15 ECC byte covering bytes 0-2 長數據包ACK: Byte 0: Data Identifier Bytes 1-2: Word Count N (N = 0 to 65, 535) ECC byte covering bytes 0-2 N Bytes: READ data, may be from 1 to N bytes Checksum, two bytes (16-bit checksum),END,