资源预览内容
第1页 / 共23页
第2页 / 共23页
第3页 / 共23页
第4页 / 共23页
第5页 / 共23页
第6页 / 共23页
第7页 / 共23页
第8页 / 共23页
第9页 / 共23页
第10页 / 共23页
亲,该文档总共23页,到这儿已超出免费预览范围,如果喜欢就下载吧!
资源描述
基于FPGA IP CORE的波形发生器与频率计左冬红实验目的学习并理解频率计的原理。学习并理解XilinxDDS核和除法器核。掌握利用HDL语言编写频率计。掌握利用HDL语言编写数码管显示模块。实验原理常用的直接测频方法主要有测频法和测周期法两种测频法就是在确定的闸门时间Tw内,记录被测信号的变化周期数(或脉冲个数)Nx,则被测信号的频率为:fx=Nx/Tw。测周期法需要有标准信号的频率fs,在待测信号的一个周期Tx内,记录标准频率的周期数Ns,则被测信号的频率为:fx=fs/Ns。测频法首先给出闸门开启信号(预置闸门上升沿),此时计数器并不开始计数,而是等到被测信号的上升沿到来时,计数器才真正开始计数。然后预置闸门关闭信号(下降沿)到时,计数器并不立即停止计数,而是等到被测信号的上升沿到来时才结束计数,完成一次测量过程。可以看出,实际闸门时间与预置闸门时间1并不严格相等,但差值不超过被测信号的一个周期 设在一次实际闸门时间中计数器对被测信号的计数值为Nx,对标准信号的计数值为Ns。标准信号的频率为fs,则被测信号的频率为 由式(1)可知,若忽略标频fs的误差,则等精度测频可能产生的相对误差为=(|fxc-fx|/fxe)100%(2),其中fxe为被测信号频率的准确值在测量中,由于fx计数的起停时间都是由该信号的上升测触发的,在闸门时间内对fx的计数Nx无误差(=NxTx);对fs的计数Ns最多相差一个数的误差,即|Ns|1,其测量频率为fxe=Nx/(Ns+Ns)/fs(3)将式(1)和(3)代入式(2),并整理得:=|Ns|/Ns1/Ns=1/(fs)由上式可以看出,测量频率的相对误差与被测信号频率的大小无关,仅与闸门时间和标准信号频率有关,即实现了整个测试频段的等精度测量。闸门时间越长,标准频率越高,测频的相对误差就越小。标准频率可由稳定度好、精度高的高频率晶体振荡器产生,在保证测量精度不变的前提下,提高标准信号频率,可使闸门时间缩短,即提高测试速度。实验方法为了减少运算,本实验将闸门时间设置为1s, 那么所测频率Fx = Nx, 即只要在1s内对所测信号的周期进行计数即可.工程主要包括4个模块:Test_wave模块:生成三角波和利用DDS生成正弦波,位数为12bit(可自行设置);Data_process1模块:计算输入波形的最大值和最小值;Data_process2模块:将输入波形的数据做处理,转化为脉冲波的形式以便计数;Freq模块:生成闸门信号1s,对输入波形的频率做计数计算,并译码显示。TEST_WAVE模块DDSIPCOREDATA_PROCESS2模块DIVIDERIPCOREXILINX 校园杯初赛选拔时间2012年12月25日上午若不能实现其他项目可以基于数字钟项目进行功能扩展,可以增加外部扩展模块
网站客服QQ:2055934822
金锄头文库版权所有
经营许可证:蜀ICP备13022795号 | 川公网安备 51140202000112号