-目 录 前言2摘要：2关键字:21 芯片介绍.211 10116.212 1161.313 74HC04.414 74HC14.415 74HC74.416 74HC164.517 74HC145.618 AT89C2051.619 562.92统概述.921频率计定义.922系统的组成.823处理方法.83系统硬件设计931信号预处理931.1滤波、衰减、补偿.931.2放大电路932 波形转换电路.1033 形整形及分频电路.1134 单片机复位电路1135显示局部12351 显示电路.12352 模拟串行通信原理.1236 整机工作原理.124系统软件的组成.1341 系统软件框图.1342 流程图.1443 数据处理过程1445 单片机源程序.155对单片机的优缺点进展分析306 对本设计的心得体会.307 数字频率计原理图.398 参考文献资料.41数字频率计前 言数字频率计在电子、通讯等领域中的实验、研究开发、生产用途非常的广泛，它可以由逻辑 电组成，也可以用单片机控制。由逻辑电路组成的频率计，构造复杂，组装、调试比拟麻烦；由单片机控制的频率计，数据采集、计算、译码及量程的自动转换，都可以由CPU来完成，简化了电路，提高了系统的可靠性。摘要：本设计是以89c2051为核心的单片机设计，在单片机设计中应用单片机的数字运算和控制功能实现了量程的自动切换，满足了时间要求和精度要求。关键字:89C2051,频率计,分频,1 芯片介绍11 1011610116是一个三运算放大器，带有正、反输出端，逻辑图及引脚功能如下：引脚图12 11611161为基于微控器的系统提高了完整的存储和监控方案，运用低功耗CMOSE技术，在片集成了带硬件存储写保护的串行EEPROM16K，节能型系统电源监控电路和一个看门狗定时电路。当一个软件或硬件的误操作，一起系统的暂停和挂起时，1.6秒的看门狗电路可将系统恢复到默认状态，1161的定时监控SDA线，这样不需要增加PC板的跟踪功能。第2脚输出高电平的复位信号，第7脚输 出低电平的复位信号WP 写保护E2PRON 就实现写保护只读将该管脚接地或悬空可以对器件进展读写操作串行时钟串行输入输出资料时该 脚 用于输入时钟。SCL：串行时钟，串行输入输出数据时，该脚 用于时钟。REST：复位I/O口。该 脚为开漏输出脚。可用作复位触发输入。SDA：串行数据地址，用于所以数据得发送和承受。SDA还可以作为看门狗定时器控制器。VCC：电源GND：接地NC：空脚13 74HC0474HC04为六反相器Y=/A引脚图14 74HC1474HC14是六反相器施密特触发器Y=/A引脚如上图。15 74HC7474HC74是一双D型正 沿触发器，带预和去除端，其引脚及功能如下：功能表输入输出PR CLR CLK DQ /QL H * * H L * *L L * *H H HH H LH H L *H LL HH* H*H LL HQ0 /Q0说明：*为不稳定引脚图D触发器在这里主要是分频，它的这种接法是一种二分频的接法，对经过562分频的信号再一次分频，进一步降低它的频率，提高单片机的测量围。16 74HC1641.引出端排列图和逻辑功能示意图图338所示是8位单相移位积存器74LS164的引出端排列图和功能示意图 。 a引出端排列图 (b)逻辑功能示意图 图3-3 8位单向移位积存器74LS164Ds=Dsa*Dsr是数码串行输入端，/CR是清零端，Q0Q7是数据并行输出端，CP是时钟脉冲移位操作信号。2.逻辑功能 表3.1所示是74LS164状态表，由表可知，74LS164具有以下功能；1清零功能当/CR=0时，移位存放器异步清零。2保持功能当/CR=1、CP=0时。移位存放器保持状态不变，Qi n+1=Qini=07。3送数功能当/CR=1时，CP上升沿将加在Ds=Dsa*Dsb端的二进制数码依次送入移位存放器中。状态方程为 Q0n+1=Qsa*Qsb Q1n+1=Q0n Q2n+1=Q1n Q3n+1=Q2n Q4n+1=Q3n CP 上升沿时刻有效 5.3.7 Q5n+1=Q4n Q6n+1=Q5n Q7n+1=Q6n17 74HC14574HC145是一个BCD十进制译码器/驱动器OC，用于驱动灯、继电器或MOS电路；能吸收80m电流，LS145典型功耗为35mW;耐压15V18 AT89C2051单片机的管脚排列图，各管脚的功能，关于此单片机的介绍AT89c2051与Intel的51系列兼容，没有P0口、P2口，所以不能扩大外部程序存储器、外部数据存储器，有些指不能使用或受到一定的限制，如MOV*，MOVC。部集成一个A/D转换器。它是一个带有2KB可编程只读存储器EEPROM的低压高性能8位CMOSE微型计算机。它用ATMEL的高密非易失存储技术制造，并和工业标准MCS51指令集和引脚构造兼容。通过在单块芯片上组合通用的CPL1和Flash存储器，使AT89C2051成为一强劲的微型计算机。它为许多嵌入式控制应用提供了高度灵活和本钱低的解决方法。1. 主要性能和MCS-51产品兼容。2KB可重编程Flash存储器。耐久性：1000次写/擦除。2.76V的操作围。全静态操作：0Hz24MHz。2级加密程序存储器。128*8位部RAM。15条可编程I/O引线。2个16位定时器/计数器。6个中断源。可编程串行UART通道。直接LED驱动输出。片模拟比拟器。低功耗空载和掉电方式。2. 引脚功能说明AT89C2051的引脚构造89C2051引脚（1） Vcc电源端。（2） GND：接地端。（3） P1口：P1口是一8位双向I/O口。引脚P1.2P1.7提供部上拉电阻。P1.0和P1.1要求外部上拉电阻。P1.0和P1.1还分别作为片精细模拟比拟器的同相输入AIN0和反相输入AIN1。P1口输出缓冲器可吸收20mA电流，并能直接驱动LED显示。当P1口引脚写入1时，可用作输入端。当引脚P1.2P1.7用作输入端并被外部拉低时，将因部的上拉电阻而输出电流IIL。P1口还在Flash编程和程序效验期间接收代码数据。（4） 3口：P3口的P3.0P3.5，P3.7是带有部上拉电阻的7个双向I/O引脚。P3.6用于固定输入片比拟器的输出信号，并且作为一通用I/O引脚而不可。P3口缓冲器可吸收20mA电流。当P3口引脚写入1时，它们被部上拉电阻拉高并可用作输入端。用表2-6 P3口的功能口引脚功能P3.0R*D串行输入端口P3.1T*D串行输出端口P3.2INT0外中断0P3.3INT1外中断1P3.4T0定时器0外部输入P3.5T1定时器1外部输入（5） 作输入端时，被外部拉低的P3口引脚将用上拉电阻而输出电流IIL。P3口还用于实现AT89C2051的各种功能，如表2-6所列。P3口还接收一些用于Flash存储器编程和程序效验的控制信号。（6） RST：复位输入。RST一旦变成高电平，所有的I/O引脚就复位到1。当振荡器正在运行时，持续给出RST引脚两个机器周期的高电平便可完成复位。每一个机器周期需12个振荡器或时钟周期。（7） *TAL1：作为振荡器反相放大器的输入和部时钟发生器的输入。（8） 器正在运行时，持续给出RST引脚两个机器周期的高电平便可完成复位。每一个机器周期需12个振荡器或时钟周期。（9） *TAL1：作为振荡器反相放大器的输入和部时钟发生器的输入。（10） *TAL2：作为振荡器反相放大器的输出。19 562在本计数计中，562主要用于构成64分频的分频器，原理如以下图：2统概述21 频率计定义频率计为一秒时间信号变化的次数。数字频率计就是在一秒标准时间测出信号变化的次数，然后以数字的形式显示出来。22系统的组成频率计是以89c2051 、信号预处理电路、波形转换电路、波形整形及分频电路、复位看门狗电路、CPU电路、显示电路和系统软件所组成,其号预处理电路包含衰减、低通滤波、高频补偿、其作用是对强信号的衰减；测量低频信号时，对高频进展滤除；测量高频时进展补偿；对待测信号的放大,降低对待测信号的幅度要求。波形转换电路主要由10116及外围元件组成，实现把正负交替的信号波形变换成可被单片机承受的TTL/ CMOS兼容信号;波形整形及分频由74HC04、562、74HC74、74HC14及外围元件等组成，分频电路用于扩展单片机的频率测量围。