实验报告实验六 单面印制电路板（PCB）设计一、实验目的1、熟悉印制电路板（PCB）（也称印刷电路板）设计程序的工作环境与工作参数 设置。2、掌握印制电路板的设计的各个环节。3、要求做到能设计出较高质量的印制电路板。二、实验原理简述印制电路板（PCB）设计是Protel电子设计软件的一个重要部分，许多工业 产品和家用电器都使用了印刷电路板，所以作为一个电子产品的设计，印制电路 板的设计就显得至关重要了。印制电路板有单面、双面和多层之分，单面印制电 路板只适用于较简单的电路，而双面印制电路板适用于较复杂的电路，多层板适 用于复杂电路。要设计一块非常优秀的印制电路板，要考虑许多因数，如布局、 布线、抗干扰、发热多的元件的布局、体积大的元件的布局、插座的布局、数模 电路混合的板子的布局、电源线与地线的处理、高频电路板的布局等等。而在较 短实验时间内，大家不可能考虑那么周全，但要求大家尽可能的多考虑各方面的 因数，一些主要的设计规则和主要事项，还是必须要掌握的。本次实验是根据一个给出的电路原理图（如图5，若为节省时间，也可以使 用以前实验中绘制过的电路），设计一块单面板。三、实验内容与主要步骤1、绘制电路图，输入每个电路封装形式，进行ERC电气规则检查。2、生成该电路的网络表。3、新建一个PCB文件（*.pcb）。4、设置工作环境参数（工作环境参数也可不设置，采用默认参数即可）。5、设置相对坐标原点（用命令Edit/Origin/Set）。并在Keepout Layer层画线确定 板子边框的尺寸与外形（若要精确按坐标定义板子的尺寸与形状，在画线时，配 合使用J+L键进行）。6、通过 Design/Netlist 命令，用网络表的形式调入 PCB 元件置工作界面（当然也 可以在电路图SCH环境中，用同步器Design/Update PCB调入PCB元件，但建 议使用网络表的形式）。这一步要注意的是网络表不能有错误，否则要回到电路 图中去修改，再次生成网络表并保存覆盖原有网络表，直到网络表正确为止。7、PCB设计规则设置，用命令Design/Rules,对各种规则进行设置（如元件安全 距离、走线角度、板层设置、布线优先级、布线技术算法、过孔、线宽等）。规 则较多，要求一定要理解各规则的含义和设置方法与技巧。8、自动布局（用命令Tools/Auto Place）和手工布局。一般自动布局很难达到理 想的布局效果，一般要采用自动布局和手工调整布局相结合的形式，或干脆就不 使用自动布局，而直接使用手工布局。在布局时可使用排齐工具（或命令 Tools/Align Components）来帮助进行调整。因布局阶段对印制电路板设计是最为 关键的环节，所以要求布局一定要符合规则（考虑的布局规则主要有：安全距离、 信号流方向、总连线最短、插座的布置、核心元件的布置、数模混合电路的布置、 高频元件的布置、抗干扰措施的安排、有利于工程安装、布局美观工整等）9、密度分析与 DRC 规则检查。用命令 Tools/Density Map 进行密度图分析，看 布局是否合理，否则回到上一步，继续进行调整。并进行DRC规则检查。10、自动布线规则设置（用命令 Auto Route/Setup ）与自动布线（用命令 Auto Route/All，局部布线用 Auto Route/Net（或 Connection、Component、Area ）。11、修改与调整。（1）对布得不好的连线进行手工修改或调整。（2）处理好电源 线与地线（允许范围内，线尽可能粗些、短些）。（3）元件标号与参数的位置与 方向调整。（4）若有些部分要求进行特殊处理的要进行特殊处理（如补泪滴、铺 铜等）。（5）放置工程安装螺钉孔。（6）标注尺寸与坐标。12、生成板子信息报表13、生成材料清单并与电路图的材料清单比较。14、保存15、打印（在File/Setup Printer项设置参数）。要求用分层（Final）打印方式，打印电路图、顶层（Top Layer）、底层（Bottom Layer）、丝印层（Silkscream）、焊盘层（Pad Master）、阻焊层与助焊层（Mask）。四、实验报告要求1、截取实验图。图 1 sch 电路图宪盟走观的DtcumenrtaiJ11 SuT7，DI:.CI： IN： LU：廿T叩L“ f 出由更i旦l科hflnjcijH TeOvm1 材扌jLk，图 2 PCB 电路板图3顶层(Top Layer)打印截图Q2JIQ3 1K9D13CiQIOuaoa a 曲口OON2JP1E3C0OKR4si:SW-PBS2SU-PB:sw-peSN-PB图4 丝印层(Silkscream)打印截图)图 5 焊盘层打印截图2、在实验原始数据记录栏中，填写本次实验所用到的PCB元件库名称、保存的 文件的名称、网络表、板子信息报告表。 PCB 元件库名称：PCB Footprints.lib元件库元件元件命名参数Miscellaneous.ddb(Miscellaneous.lib)CON2J1、JP1CAPACITORC110uCAPC2、C330p、 30pRES1R1、R2R3-R610k、 1k10k、 10k、 10k、 10k8051U18051Miscellaneous Devices.libNPNQ2、Q3SW-PBS1、 S2、 S3、 S4DAC0800保存的文件的名称：蹲為cfg 題六DRC SCStA.ER 兵蚩丸lib 5CStA.NET jSS.PcN S.REP 理丸思出 程丸凯注 网络表：C1 RAD0.2 10uC2 RAD0.1 30pC3 RAD0.1 30pJ1 SIP2 CON2JP1 SIP2 CON2Q1 XTAL1 CRYSTALQ2 TO-92A 9013Q3 TO-92A 9013R1 AXIAL0.3 10KR2 AXIAL0.3 1KR3 AXIAL0.3 10KR4 AXIAL0.3 10KR5 AXIAL0.3 10KR6 AXIAL0.3 10KS1 DIP4 SW-PBS2 DIP4 SW-PBS3 DIP4 SW-PBS4 DIP4SW-PBU1 DIP-40 8051(GND C2-1 C3-1 JP1-2 Q2-3 R1-1 S1-2 S2-2 S3-2 S4-2 U1-20)(NetC2_2 C2-2 Q1-2 U1-19)(NetC3_2 C3-2 Q1-1 U1-18)(NetJ1_2 J1-2 Q2-2 Q3-2)(NetQ3_1 Q3-1 R2-1)(NetQ3_3 Q2-1 Q3-3)(NetR1_2 C1-2 R1-2 U1-9)(NetU1_1 R2-2 U1-1)(NetU1_21 R3-1 S1-1 U1-21)(NetU1_22 R4-1 S2-1 U1-22)(NetU1_23 R5-1 S3-1 U1-23)(NetU1_24 R6-1 S4-1 U1-24)(VCC C1-1 J1-1 JP1-1 R3-2 R4-2 R5-2 R6-2 U1-31 U1-40)板子信息报告表：Specifications For 实验六.PcbOn 3-Jun-2020 at 19:44:20Size Of boardEquivalent 14 pin componentsComponents on board3.225 x 3.615 sq in1.90 sq in/14 pin component19LayerTextRoute Pads Tracks FillsArcs74TopLayer0005005Layer PairTop Layer - Bottom LayerTotalVias55Non-Plated Hole SizePads ViasBottomLayer00520TopOverlay3801050KeepOutLayer00100MultiLayer08600Total86241038Total00Plated Hole SizePadsVias28mil (0.7112mm)8530mil (0.762mm)6032mil (0.8128mm)720Total865Top Layer Annular Ring Size Count18mil (0.4572mm)6020mil (0.508mm)622mil (0.5588mm)530mil (0.762mm)1234mil (0.8636mm)8Total91Mid Layer Annular Ring SizeCount18mil (0.4572mm)20mil (0.508mm)22mil (0.5588mm)30mil (0.762mm)34mil (0.8636mm)6065128Total91Bottom Layer Annular Ring SizeCount18mil (0.4572mm)20mil (0.508mm)22mil (0.5588mm)30mil (0.762mm)34mil (0.8636mm)6065128Total91Pad Solder MaskCount4mil (0.1016mm)86Total86Pad Paste MaskCount0mil (0mm) 86Total 86Pad Pwr/Gnd Expansion20mil (0.508mm)TotalCount8686Pad Relief Conductor Width Count10mil (0.254mm)86Total86Pad Relief Air GapCount10mil (0.254mm)86Total86Pad Relief EntriesCount486Total86Via