北京邮电大学数字电路与逻辑设计期中考试试题班级 姓名 班内序号 题号一二三四五六七八总成绩分数281010121111108得分注意：所有答案（包括选择题和计算题）一律写在试卷纸上，如果卷面位置不够，请写在试卷的背后，否则不计成绩。一、（每题2分，共28分）单项选择题（答案填入本题后面的表格中）（请先在本试卷上答题之后，将全部答案汇总到本题末尾的表格中。）1 ECL逻辑门（与CMOS门相比）主要优点是 D 。A.抗干扰能力强 B. 集成度高 C.功耗低 D.工作速度快 2 均为5V供电时，TTL逻辑门（与CMOS门相比）主要优点是 C 。A. 噪声容限大 B. 功耗低 C. 工作速度快 D.集成度高3. 若对4位二进制码(B3B2B1B0)进行奇校验编码，则校验位C= B 。A. B. C. D. 4可以用来构成双向逻辑信号传输的逻辑器件是 A 。A. 三态输出门 B. OC门 C. ECL门 D. OD门5. 逻辑函数F=AB和G=AB满足关系 A。A. B.C.D. 6.均为5V供电时，需接上拉电阻才能满足电平驱动要求的方式是 B 。A. CMOS门驱动TTL门 B. TTL门驱动CMOS门 C. TTL门驱动TTL门 D.CMOS门驱动CMOS门7. 输入变量仅A、B全为1时，输出F=1，输入与输出的关系是 C 。 A或非 B同或 C与 D异或8. 逻辑表达式 _ D _。A B C . D.9. 最小项的相邻项是_ D _。 A B C . D. 10. C 输出直接连接可以实现“线或”功能。A.TTL门 B. OC门 C.ECL门 D.三态门11. 下面关于74HC与74HCT系列芯片正确的描述是 B 。A.分别为CMOS、TTL工艺 B.分别为CMOS、TTL电平 C.分别为商用级和工业级芯片 D.分别为三态门和OC门12. A 输出直接连接可以实现“线与”功能。A. OD门 B. 全部TTL逻辑门 C. ECL门 D.三态门13. 引起组合逻辑电路中竞争与冒险的主要原因是： A 。A. 电路延时 B. 干扰信号 C. 逻辑关系错 D. 电源不稳定14在图1-1的TTL门电路中，输出为高电平的有 B 。图1-1 A B C D 1234567D CBAABC891011121314DDCBAAB二（10分）简化函数的反函数为最简与或表达式（要求步骤：1，将写成与或表达式；2，填入图2-1的卡诺图，圈画合并圈；3，写出的最简与或表达式）。 图2-1答案：1. (3分)2, （4分）3， （3分）三（10分）输入为8421BCD码的某两输出函数卡诺图如图3-1所示。请用最少的两级与非门实现该多输出函数（双轨输入）。（要求：1.正确圈画出简化圈和公用圈，并写出函数F1和F2对应的最简与或表达式，2.画出逻辑图） 图3-1答案： （2+2分） （2分） （2分） （2分）四、（10分) 请用最少的或非门设计一个检出8421BCD码奇偶校验电路，当输入为奇数个1时输出F=1，否则F=0（输入变量为ABCD，且提供反变量）：（1）根据功能需求完成表4-1真值表的填写；（2）将真值表填入图4-1的卡诺图，并用卡诺图法简化为最简或与式；（3）根据简化的卡诺图，该函数是否存在静态逻辑冒险？应加什么冗余项加以消除？表4-1输入A B C D输出 F输入A B C D输出 F0 0 0 01 0 0 00 0 0 11 0 0 10 0 1 01 0 1 00 0 1 11 0 1 10 1 0 01 1 0 00 1 0 11 1 0 10 1 1 01 1 1 00 1 1 11 1 1 1答案：真值表（4分）输入A B C D输出 F输入A B C D输出 F0 0 0 001 0 0 010 0 0 111 0 0 100 0 1 011 0 1 0X0 0 1 101 0 1 1X0 1 0 011 1 0 0X0 1 0 101 1 0 1X0 1 1 001 1 1 0X0 1 1 111 1 1 1X （2分）（2分）从表达式看：当A=B=C=1时有：从卡诺图看：当1111与1110有相切圈。结论为存在逻辑冒险。加冗余项但实际上：A=B=C=1是不存在的输入，在此特定情况下无冒险。因此：建议：若答案为：存在逻辑冒险。加冗余项及若答案为：不存在逻辑冒险均可给分（共4分）五、（11分）某肖特基逻辑器件的内部电路如图5-1所示，A，B，C为输入端，输入高电平为5V，低电平为0V。F为输出端。设肖特基二极管D1、D2的正向压降为0.3V，所有晶体三极管的PN结正向压降为0.7V，忽略所有反向饱和电流、穿透电流，晶体管的反向电流放大系数为0。1.当C=0V，且A=B=5V时，L点对地电位为 V。M点对地电位为 V。N点对地电位为 V。此时流出C输入端的电流为 mA。此时流入A输入端的电流为 mA。2. 当C=5V时，输出F与输入A、B的逻辑关系为 。3. 当C=0V时，输出F与输入A、B的逻辑关系为 。图5-1答案：1.当C=0V，且A=B=5V时，L点对地电位为 0.3 V。M点对地电位为 1 V。N点对地电位为 0.3 V。此时流出C输入端的电流为 1 mA。此时流入A输入端的电流为 0 mA。（每空1分共5分）2. 当C=5V时，输出F与输入A、B的逻辑关系为 。（3分）3. 当C=0V时，输出F与输入A、B的逻辑关系为 输出高阻，或 。（3分）六、（11分）TTL门构成的电路如图6-1所示，已知OC门输出管截止时的漏电流为IOH=100A，OC门输出管导通时允许的最大负载电流为IOLmax=10mA；负载门的低电平输入电流为IIL=0.5mA，高电平输入电流为IIH=50A， VCC=5V，要求OC门的输出高电平VOH3.4V，输出低电平VOL0.4V 。 图6-11. 写出OC门输出点F与输入A、B、C、D的逻辑表达式2.确定电阻RL的阻值范围（RL的最大值和最小值）。3.若输入信号C=A，D=B（即两个OC门的输入信号相同），重新确定电阻RL的阻值范围。答案：1. （3分）2. n=2 m=7 m=4 ； （2分）； （2分） 3.； （2分）； （2分）七（10分）74LS155双一线至四线数据分配器和译码器74LS138的功能表见表7-1和表7-2。1.在图7-1上通过适当连接和高低电平标注（不加任何门）将74LS155与74LS138一起构成四线至十六线输出低电平有效的4-16线译码器，并将16个输出端分别用标注（提示：当地址输入端高位A3=0时74LS138处于不工作状态，译码输出由74LS155完成）。2.实现函数（要求使用最少的与非门，直接在图7-1上画出逻辑电路）。表7-1 双一线至四线数据分配器74LS155功能表表7-2 译码器74LS138的功能表图7-1答案：输入端两条线和两个0（或接地）正确，各1分，共4分输出端标注正确，2分F1和F2正确，各2分，共4分八、（8分）由正、负逻辑器件组成的逻辑电路见图8-1。写出输出F1、F2的逻辑表达式，并简化为最简与或式。图8-1答案： （各4分）