word数字钟设计实验报告专业:工程技术系班级:电信0901班:XX学号:XXXXXX数字钟的设计目录一、前言 3二、设计目的 3三、设计任务 3四、设计方案 3五、数字钟电路设计原理 4一设计步骤 4二数字钟的构成 4三数字钟的工作原理 5六、总结 9七、附录 10一、前言数字钟是采用数字电路实现对时、分、秒数字显示的计时装置，以其显示的直观性、走时准确稳定而受到人们的欢迎，广泛用于个人家庭、车站、码头、办公室等公共场所，给人们的生活、学习、工作、娱乐带来了极大的方便，已成为人们日常生活中不可少的必需品，由于数字集成电路的开展和石英晶体与 555 振荡器的广泛应用，使得数字钟的精度远远超过老式钟表，钟表的数字化给人们生产生活带来了极人的方便，而目大扩展了钟表原先的报时功能。诸如定时自动报警、按时自动打铃、时间程序自动控制、定时广播、通断动力设备、以与各种定时电气的自动启用等，所有这些，都是以钟表数字化为根底的。因此，研究数字钟与扩大其应用，有着非常现实的意义。二、设计目的1.掌握数字钟的设计方法。2熟悉集成电路的使用方法。3通过实训学会数字系统的设计方法；4通过实训学习元器件的选择与集成电路手册查询方法；5通过实训掌握电子电路调试与故障排除方法；6熟悉数字实验箱的使用方法。三、设计任务设计一个可以显示时、分、秒的数字钟。要求：1、24小时为一个计数周期；2、具有校时功能；3、具有整点报时功能；4、主要采用中小规模集成电路完成设计；5、电源电压+5V。四、设计方案一个根本的数字钟电路主要由译码显示器、“时，“分，“秒计数器和定时器组成。干电路系统由秒信号发生器、“时、分、秒、计数器、译码器与显示器、电路组成。首先构成一个由32768Hz的石英晶体振荡器和由CD4060构成的分频器构成的产生震荡周期为一秒的标准秒脉冲，由74LS161采用清零法分别组成六十进制的秒计数器、六十进制分计数器、二十四进制时计数器和七进制的周计数器。使用由32768Hz的石英晶体振荡器和由CD4060构成的分频器构成的产生震荡周期为一秒的标准秒脉冲，把秒计数器地进位输出作为分计数器的CP脉冲，分计数器的进位输出作为时计数器的CP脉冲，时计数器的进位输出作为周计数器的CP脉冲。使用74LS48为驱动器， BS201A数码管作为显示器。五、数字钟电路设计原理一设计步骤1、设计一个精准的秒脉冲产生电路；2、设计60进制、24进制计数器；3、设计译码显示电路；4、设计校时电路；5、设计整点报时电路。二数字钟的构成数字钟实际上是一个对标准频率1HZ进展计数的计数电路。由于计数的起始时间不可能与标准时间如时间一致，故需要在电路上加一个校时电路，同时标准的1HZ时间信号必须做到准确稳定。通常使用石英晶体振荡器电路构成数字钟。如下图为数字钟的构成框图。石英晶体本身并非振荡器，它只有借助于有源激励和无源电抗网络方可产生振荡。晶体的频率基频或n次谐波频率与其温度特性在很大程度上取决于其切割取向。振荡器是数字钟的核心，石英晶体振荡器的特点是振荡的频率准确，电路结构简单，频率易于调整。石英晶体振荡器电路给数字钟提供一个频率稳定准确的32768z的方波信号，可保证数字钟的走时准确与稳定。不管是指针式的电子钟还是数字显示的电子钟都使用了晶体振荡器电路。在数字电路中，分频器是一种可以进展频率变换的电路，其输入、输出信号是频率不同的脉冲序列。输入、输出信号频率的比值称为分频比。例如，2分频器的输出信号频率是输入信号频率的，8分频器的输出信号频率是输入信号频率的。分频器电路将32768z的高频方波信号经32768次分频后得到1Hz的方波信号供秒计数器进展计数。分频器实际上也就是计数器。在数字钟电路中，时间计数电路由秒个位和秒十位计数器、分个位和分十位计数器与时个位和时十位计数器电路构成，其中秒个位和秒十位计数器、分个位和分十位计数器为60进制计数器，而根据设计要求，时个位和时十位计数器为24进制计数器，周计数器为7进制计数器。有了时间标准“秒信号后，就可以根据“60秒为1分、“60分为1小时、“24小时为1天、“7天为1周的计数周期，分别组成。将这些计数器适当连接，就可以实现“秒、“分、“时、“周的计时功能。要将“秒、“分、“时、“周的状态显示成清晰的数字符号，就需要将计数器的状态经译码器进展译码，并通过显示器将其显示出来。译码驱动电路将计数器输出的8421BCD码转换为数码管需要的逻辑状态，并且为保证数码管正常工作提供足够的工作电流。数码管通常有发光二极管LED数码管和液晶LCD数码管，本设计提供的为数码管。三数字钟的工作原理1.本次课程设计中采用CD4060来构成分频电路。CD4060在数字集成电路中可实现的分频次数最高，而且CD4060还包含振荡电路所需的非门，使用更为方便。CD4060计数器为级进制计数器，可以将Z的信号分频为Z，其部框图如下列图，从图中可以看出，CD4060的时钟输入端两个串接的非门，因此可以直接实现振荡和分频的功能。要得到1Hz的秒信号，可以将2Hz的信号输入到2分频电路中，本次课程设计采用74LS74 D触发器作为2分频电路，从输出端可得到1Hz的秒脉冲。秒脉冲电路如上图所示。如上图所示，电路由14级二进制串行计数器CC4060和晶体、电阻与电容构成。CC4060部所含的门电路和外接元件构成振荡频率为32768Hz的振荡器。经计数器作14级分频后得到频率为1Hz周期为1s的脉冲。a.六十进制计数。秒计数器的电路形式很多，一般都是由一级十进制计数器和一级六进制计数器组成。如下图所示是用两块中规模集成电路74LS161按反应置零法串接而成。秒计数器的十位和个位，输出脉冲除用作自身清零外，同时还作为“分计数器的输入信号。分计数器电路与秒计数器一样。b.二十四进制计数。如下图所示为二十四进制小时计数器，是用两片74LS161组成的。计数器实现了对时间的累计以8421BCD码形式输出，选用显示译码电路将计数器的输出数码转换为数码显示器件所需要的输出逻辑和一定的电流，选用74LS247作为显示译码电路，选用LED七段数码管作为显示单元电路。数字钟应具有分校正和时校正功能，因此，应截断分个位和时个位的直接计数通路，并采用正常计时信号与校正信号可以随时切换的电路接入其中。即为用S与或非门实现的时或分校时电路，In1端与低位的进位信号相连；In2端与校正信号相连，校正信号可直接取自分频器产生的1HZ或2HZ不可太高或太低信号；输出端如此与分或时个位计时输入端相连。当开关打向下时，因为校正信号和0相与的输出为0，而开关的另一端接高电平，正常输入信号可以顺利通过与或门，故校时电路处于正常计时状态；当开关打向上时，情况正好与上述相反，这时校时电路处于校时状态。实际使用时，因为电路开关存在抖动问题，所以一般会接一个RS触发器构成开关消抖动电路，所以整个较时电路就如图 整点报时电路图电路应在整点前10秒钟开始整点报时，即当时间在59分50秒到59分59秒期间时，报时电路报时控制信号。当时间在59分50秒到59分59秒期间时，分十位、分个位和秒十位均保持不变，分别为5、9和5，因此可将分计数器十位的Q和Q 、个位的Q和Q与秒计数器十位的Q和Q相与，从而产生报时控制信号。报时电路可选74HC30来构成。74HC30为8输入与非门。六、总结一遇到的问题与解决在连接六十进制的进位与二十四进制的接法中,要求熟悉逻辑电路与其芯片各引脚的功能,那么在电路出错时便能准确地找出错误所在并与时纠正了.在设计电路中,输出不一定是从Vo端口输出,例如六十进制的输出就不是从Vo输出,而是从与非门的输出接反向器74LS00输出来作为下一个计数的输入脉冲。再就是注意有极性电容器其 “ 与 “ 极不能接错，例如电容器上的标记方向要易看可见。二设计体会通过这次对数字钟的设计与制作，让我了解了设计电路的程序，也让我了解了关于数字钟的原理与设计理念，加强了我们动手、思考和解决问题的能力。认识来源于实践，实践是认识的动力和最终目的，实践是检验真理的唯一标准。设计也是一个团队的任务，一起工作可以让我们有说有笑，相互帮助，配合默契，大学里一年的相处还赶不上这十来天的合作，我感觉我和同学们之间的距离更加近了。团队需要个人，个人也离不开团队，必须发扬团结协作的精神。团结协作是成功的一项非常重要的保证。对我们而言，知识上的收获重要，精神上的丰收更加可喜。挫折是一份财富，经历是一份拥有。通过这次课程设计，我懂得了理论与实际相结合是很重要的，只有理论知识是远远不够的，只有把所学的理论知识与实践相结合起来，从理论中得出结论，才能真正为社会服务，从而提高自己的实际运用能力和独立思考的能力。在设计的过程中遇到问题，可以说得是困难重重，这毕竟第一次做的，难免会遇到过各种各样的问题，同时在设计的过程中发现了自己的不足之处，对以前所学过的知识理解得不够深刻，掌握得不够结实。这次课程设计终于顺利完成了，在设计中遇到了很多专业知识问题，最后在教师的辛勤指导下，终于迎刃而解。同时，在教师的身上我们也学到很多实用的知识，在此表示感！同时，对给过我帮助的所有教师和同学表示衷心的感！七、附录一用到的元器件1.14分频器 CD4060 一个2.十六进制计数器 74LS161 6片3.七段译码器 74LS247 6片输入与非门 74LS00 2片2输入与门 74LS08 2片6.数码显示管 LED 6个7.晶体振荡器 32768Hz 一个8.电阻 22M 一个9.电阻 10k 二个10.电阻 1k 一个11.电阻 51 一个12.电容 22pf 两个13.可变电容 320pF 一个14.电源 5V 一个15.三极管8050 一个16.蜂鸣器 一个二局部集成电路部结构引脚图 /