资源预览内容
第1页 / 共15页
第2页 / 共15页
第3页 / 共15页
第4页 / 共15页
第5页 / 共15页
第6页 / 共15页
第7页 / 共15页
第8页 / 共15页
第9页 / 共15页
第10页 / 共15页
亲,该文档总共15页,到这儿已超出免费预览范围,如果喜欢就下载吧!
资源描述
数字电子技术基础复习题单选题:1、由开关组成的逻辑电路如图所示,设开关A、B分别有如图所示为“0”和“1”两 个 状态,则 电灯亮的逻辑式为( )。(a) FAB (b) FAB(c) F2、 数/模转换器的分辨率取决于( )。(a) 输入的二进制数字信号的位数,位数越多分辨率越高。(b) 输出的模拟电压的大小,输出的模拟电压越高,分辨率越高。(c) 参考电压UR 的大小,UR 越大,分辨率越高。3、下面三幅图中, 只有( ) 为正脉冲信号 。4、 逻辑电路如图所示,当 A=“0”,B=“1” 时,CP脉冲来到后D 触发器( )。(a) 具有计数功能 (b) 保持原状态 (c) 置“1” 5、逻辑状态表如下所示,指出 能实现该功能的逻辑部件是( )。(a) 二进制译码器 (b) 十进制编码器 (c) 二进制编码器输入输出BA000110116、 倒T形电阻网络D/A 转换器是由( )组成。(a) 倒T 形电阻网络和集成运算放大器 (b) 倒T 形电阻网络和触发器 (c) 倒T 形电阻网络和振荡器 7、某数/模转换器的输入为8位二进制数字信号(D7 D0),输出为025.5V的模拟电 压。若数字信号的最低位是“1”其余各位是“0”,则输出的模拟电压为( )。(a) 0.1V (b) 0.01V (c) 0.001V8、 逻辑电路如图所示,它具有( )。(a) D 触发器功能(b) T触发器功能(c) T 触发器功能9、 逻辑电路如图所示,输入为X,Y ,它的功能是( )。(a) 同步 RS 触发器 (b) JK触发器 (c) 基本RS触发器 10、逻辑电路 图所示,A=“0”时,脉冲来到后JK触发器( )(a) 具有计数功能(b) 置“0” (c) 置“1”11、下列逻辑式中,正确的“ 或”逻辑式是( )(a) (b) (c) 12、 逻辑门电路的逻辑符号如图所示, 能实现 FA+B 逻辑功能的是( ) 。13、下列逻辑式中,正确的“ 与非”逻辑式是( )(a) (b) FA+B(c) 14、下列具有记忆功能的逻辑电路( )(a) 译码器 (b) 触发器 (c) 编码器15、下列真值表的逻辑功能是( )输 入输出FA B0 0 1 0 0 00 11 01 1(a) 与非门 (b) 或非门 (c) 异或门16.逻辑函数表达式的最简与或表达式为( )。(a) (b) (c) 17.已知某个逻辑门电路输入A、B和输出F的波形如图1-3所示,则该逻辑门为( )。(a) 同或门 (b) 或门 (c) 异或门 18.十六路数据选择器的地址输入(选择控制)端有( )个。(a) 16 (b) 4 (c) 819.JK触发器电路如图1-4(a)所示,Q的初始状态为0,在CP脉冲的作用下Q的波形为图1-4(b)中的波形( )。(a) a (b) b (c) c20.下降沿触发的D触发器,其输出与输入D连接,触发器初始状态为0,在CP脉冲作用,输出Q的波形为下图中的波形( )CPQQQ(a)(b)(c)CPQQD答案:1. (c) 2. (a) 3. (a ) 4. (a) 5. (c)6. (a) 7. (a) 8. (a) 9. (b) 10. (a)11. (c)12. (b) 13. (c) 14. (b) 15. (b)16. (c)17. (c)18. (b)19. (a)20. (a)电路如图所示,“1”表示开关闭合,“0”则表示断开;“1”表示灯F亮,“0”则表示灯熄。试写出F的逻辑式。 答案:1.证明图示电路中的两个逻辑电路具有相同的逻辑功能;2.写出改用与非门实现该逻辑电路的表达式。1、2、试写出图示逻辑电路的逻辑表达式,并化为最简与或式。答案:某逻辑符号如图1所示,其输入波形如图2所示,(1)画出输出F的波形;(2) 列出其状态表并写出逻辑式 。 答案:逻辑式: 波形图: 时序逻辑电路如图所示,已知初始状态Q1Q000。(1)试写出各触发器的驱动方程;(2)列出状态转换顺序表;(3)说明电路的功能;答案:(1),; (2)001001 (3)三进制移位计数器已知逻辑电路如图(a)所示,触发器初始状态为0,其输入信号见图(b),(1)写出输出Q端的逻辑表达试;(2)试画出输出Q端的波形。(1);(2) 第1、3、4个CP脉冲下降沿时,触发器计数;第2个CP脉冲下降沿时,触发器状态不变。已知逻辑电路图CP和A的波形。试写出D,J,K 的逻辑式,画出波形图并列出 的状态表(设 , 的初始状态均为“0”)答案:逻辑式: 状态表 C A D 0 1 1 0 0 1 1 1 1 1 2 1 0 0 0 3 1 1 1 1 4 1 0 0 0 5 0 1 1 1 6 0 1 1 0由集成定时器555组成的电路如图所示,已知:R1R2100 k,C50F。(1)说明电路的功能;(2)计算电路的周期和频率。答案:(1)多谐振荡器电路 (2)T17s, T23.5s 逻辑电路如图所示,写出逻辑式并化简。答案: 或试用与非门设计一个组合逻辑电路,设有三个工作台A、B、C,要求:A工作,则C必须工作;B工作则C必须工作;C可单独工作。如不满足上述要求,则发出警报信号(A、B、C工作台工作及输出报警均用1表示)。(1)写出输出报警的逻辑表达式;(2)画出逻辑电路图。ABCF00000010010101101001101011011110已知全加器的状态表如下,分析说明能否用全加器构成一个3位表决器(少数服从多数),其功能是当输入量的多数为“1” 时,输出为“1”,否则为“0”。对照下表说明,哪几个变量是输入(三位的表决意见),哪个变量是输出(表决结果)?AB0000000110010100110110010101011100111111答案:可以用全加器实现3 位表决器。 因为3 位表决器要求三个输入中,输入两个“1” 以上输出为“1”。故输入为“A,B,” 输出由“” 引出即可。在图示时序逻辑电路中,已知各触发器初始状态皆为“0”。(1)列出真值表;(2)说明电路功能。(1)000001010011100101110(2)五进制移位计数器逻辑电路图及A,B,K 和C脉冲的波形如图所示,试对应画出J和Q的波形(设Q的初始状态为“0”)。答案:用二进制计算器74LS161和8选1数据选择器连接的电路如图所示,试列出74LS161的状态表;指出是几进制计数器;写出输出Z的序列。答案:(1)状态表如图所示(2)十进制计数器 (3)输出Z的序列是0010001100CPQDQCQBQAZ000110101000201011301100401110510000610011710101810110911000逻辑电路如图所示,写出逻辑式,用摩根定律变换成“与 或”表达式,说明具有什么逻辑功能。答案: 由上式可看出,此逻辑电路功能为A 和BC 相异则F1,为异或电路。 已知主从JK触发器的C 脉冲和J、K 的波形如图所示。试画出其输出Q的波形(设Q的初始状态为“0”)。答案:
网站客服QQ:2055934822
金锄头文库版权所有
经营许可证:蜀ICP备13022795号 | 川公网安备 51140202000112号