5.1图。专题五：时序逻辑电路的分析设计JK触发器组成图所示电路。分析该电路是几进制计数器？画出电路的状态转换5.2 D触发器组成的同步计数电路如图所示。分析电路功能，画出电路的状态转换图。说明电路的特点是什么。5.3图(a)所示电路由计数器和组合电路两部分组成，测得在CP作用下计数器3个输 出端A、B、C的波形及组合电路的输出端P的波形如图(b)所示。 计数器是几进制的？属加法计数器还是减法计数器？(以C为高位)根据波形图(b)设计图(a)中的组合电路，实现P的功能。列出真值表，用卡诺图化简法得到最简与或式，然后用尽量少的与非门实现该电路。5.4试分析图题所示的计数器电路说明是几进制计数器。5.5 分析时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电 路的状态转换图，说明电路能否自启动。uQl1JC1-0C1IK0-IKC1IK0-1CP5.6 试分析时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出 电路的状态转换图。A为输入逻辑变量。&1D -C1&|1DC10_11(J2匚CP5.7 试分析时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图，检查电路能否自启动。5.8 分析给出的时序电路，画出电路的状态转换图，检查电路能否自启动，说明电 路实现的功能。A为输入变量。CF5.9 分析时序逻辑电路，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图，说明电路能否自启动。CP11JC11KQoC1IK5.10 分析计数器电路，说明这是多少进制的计数器。十进制计数器74160的功能表见表P6-10O5.11 分析图P6-9的计数器电路，画出电路的状态转换图，说明这是多少进制的计数 器。十六进制计数器74LS161的功能表如表P6-10所示。5.12 试用4位同步二进制计数器74LS161接成十三进制计数器，标出输入、输出端。可以附加必要的门电路。74LS161的功能表见表P6-10O表 P6-1074LS161、74 LS160 功能表输入输出说明R DEPETLDCPD3D2D1D0Q3Q2Q1Q0高位在左0XXXXxxxx0 0 0 0强迫清除1XX0fD C B AD C B A置数在CP f完成10X1XXXXX保持不影响OC输出1X01XXXXX保持ET=0，OC=01111fXXXX计数注：（1）只有当CP=1时，EP、ET才允许改变状态（2）Oc为进位输出，平时为0，当。3。2。1。0=1111时，Oc=1（74 LS160 是当 Q3Q2Q1Q0=1001 时，Oc=1）5.13试分析计数器在M=1和M=0时各为几进制。74LS160的功能表同上题。5.14图电路是可变进制计数器。试分析当控制变量A为1和0时电路各为几进制计数器。进位输出Q3 Q2 QI QOutOCET血 74LS161 EPRd D3 D2 DI docf CP用74LS161设计一个可控制进制的计数器，当输入控制变量M=0时工作在五进5,16制，M=1时工作在十五进制。请标出计数输入端和进位输出端。5.17 图P6-22是一个移位寄存器型计数器，试画出它的状态转换图，说明这是几进 制计数器，能否自启动。5.18 用D触发器和门电路设计一个十一进制计数器，并检查设计的电路能否启动。解法二：用D触发器设计异步十一进制计数器首先要设计出二进制计数器，然后用复位法构成十一进制电路。设计异步二进制计数器 可用观察法得到其逻辑关系，由于D触发器的Qn+1 = D，而二进制计数Qn+1 = Qn，所以 各触发器的驱动方程应为D = Qn。又由于是做加法，设D触发器为上升沿触发，所以低位 的Q端应作为高位的时钟CP这样，4个D触发器构成4位二进制计数，在CP信号作用下，从0000开始，当计到1011时，经与非门送到各触发器的直接复位端，就构成了异步十 一进制计数器。如图所示。