五、 KHF-5 型 CPLD/FPGA 实验开发系统（一）、系统概述实验箱由主板和下载板组成，能够满足工科院校开设CPLD/FPG课程的实验需要，同时也可用作CPLD/FPG应用系统。编辑方式有图形编辑，文本编辑，波形编辑，混合编辑等方 式，硬件描述语言有 AHDL ， VHDL ， Verilog-HDL 等语言。配有模拟可编程器件 ispPAC 器件系列，突破传统的 EDA 实验箱一般只做数字电路实 验的模式， 用户可以在实验箱上通过模拟可编程器件进行模拟电子的开发训练。实验箱配有10 个数码管，（包括 6 个并行扫描数码管和 4 个串行扫描数码管）。16个数据开关，4个脉冲开关，数据开关和脉冲开关可配合使用，也可单独使用。A/ D转换，采用双A/D转换，有常规的8位A / D转换器ADC0809 ,还可以配置位数较高， 速度较快的 12 位 AD 转换器 MAX196 。 D A 转换器，采用高速 DA 芯片 0800。通用小 键盘，本实验箱提供 16个微动开关（ 4X4） ，可方便的进行人机交互。具有单片机扩展槽， 由于实验箱上的所有资源（如数码管、数据开关、小键盘等）都可以借用，因此通过此扩展 槽可以开发单片机及单片机接口实验。外围扩展口，为了便于开发，本实验箱还预留一个 40PIN的扩展槽，用以与外围电路的联接。 下载板采用CPLD/FPGA芯片，具有芯片集成度高、 内部资源丰富、 用户可用引脚多等显著优点， 不易出现芯片内部资源尚有空余而芯片引脚已 用完的情况。CPLD/FPGAT载板上包含断电芯片功能保持功能，并带有COM、COM2 COM3COM划个50脚的插针，使下载板易于与主板连接起来。下载板上也可作为应用板使用。本 实验装置在PC机上还配有一个专用下载程序（ CPLDDN）,供用户下载程序。当串行通信电 缆分别与下载板和 PC机相连后，通过此界面可以实现在MAX+PLU下编写的电路（如图形、波形、AHDL语言、VHDL语言编写的电路）进行下载、写EEPROI和读EEPROM具有VGA接口、USB接口、PS/2接口、语音接口。实验箱配有128 X 64字符型液晶屏一块。（二）、硬件结构及原理图本实验箱由实验板和下载板两部分组成。下载板可以和主板配合完成数字电路及CPLD/FPG的各种开发和实验，也可以单独做实际应用的应用板。且具有模拟可编程下载板、 VGA/PS讓口板、USB 口板、点阵显示板。1 时钟源VCCP183_CLKCC VJZ50M本实验箱CPLD/FPGA芯片由50MHz晶振提供振荡频率，接至 P183管脚。为了方便 操作，还为系统提供了约1Hz 1MHz连续可调的时钟信号，接至CPLD/ FP GA的P78脚,通过调节短路夹 J1和J2来改变其输出频率值。22.1184MHz的时钟信号接于 CPLD/FPGA的 80 脚(P80)。1222C 2410uF图1-21 可调信号源2 输入开关本实验箱中有16个数据开关( SW1 SW16), 4个脉冲开关(KP1 KP4 )。B在通常状态下数据开关和脉冲开关为低电平。数据开关和脉冲开关可配合使用， 也可单独使用。若二者配合使用，在数据开关为低电平时，按下脉冲开关则产生一个高电平脉冲；在数据开关为高电平时，按下脉冲开关则产生一个低电平脉冲。其中16个数据开关与CPLD/FPGA的管脚的连接情况依次为:SW1-P103 ,SW2-P104 ,SW3-P111 , SW4-P112 , SW5-P113 , SW6-P1114, SW7-P115 , SW8-P116 , SW9-P119 ,ASW10-P120 , SW11-P121 , SW12-P122 , SW13-P125 , SW14-P126 , SW15-P127 , SW16-P128。同时与数据开关和2 CPLD/FPGA相应引脚相连的还有316个LED发光二极管，可以作为输出 使用。在作为输出时，不论数据开关和脉冲开关为高电平还是低电平，均不影响其状态。VCCU17A74HC04U17B7、4 nQ2S1R1S2R2S3R3S4R4.3S33S4vcc2”kp3vcc2”KP4b3 L JR4VCCSC0,R0Q(S1Q,R1S2Q：R2,S3Q：R3DNEN61U2343671211141552 Q19 Q210Q31 Q47-nQ3U17D74HC04图1-22 脉冲开关脉冲开关(KP1 KP4 )与CPLD/FPGA的管脚的连接情况依次为 P103,P104,P111, P112 与数据开关SW1 SW4复用CPLD/FPGA管脚。脉冲开关经 RS触发器去抖动之后，便可 实现在数据开关为高电平时产生一个负脉冲，在数据开关为低电平时产生一个正脉冲。此电路适合作计数器，暂存器的脉冲输入。3 数码管显示本实验箱有10个数码管(SEG1 SEG10),采用共阴极8段 LED显示。其中SEG1SEG2采用静态显示方式，SEG3 SEG10采用动态扫描显示方式。数码管SEG1 SEG10与CPLD/FPGA的对应管脚接法为：TeASizeNumberRevOsiA4Date: 21-Aug-2004SheeOfFeI:CPLD-5NdCplDawn By:4d2C2b2a2d1C1b1a1b2 awe sb2 as s471 p9 7 pRzoo371 p5 R086271 p67 p001 R 0006071 p5 7 p1X6 DQO69 61 p21 R0868 6 p0860864 D6 R0860860CM ae sa2 awe sC2 ae sffz Q6 sd2 ae se2 ae s61 R361 p5 D7 61 p7 DR4 R 0867l R 086I02 R 08631 R 00061 91 R 0869 Ra2 awe se2nul REG92 awe sQs- ae sC1 ae sd1 ae se1 ae sQy Q6 s图1-24数码管显示原理图SEG1(a,b,c,d,e,f,g,p)P161(D4),P162(D5),P163,P164(D6),P166(D7),P167,P168,P169 。SEG2(a,b,c,d,e,f,g,p)P170,P172,P173,P174,P175,P176,P177,P179。其中 P169、P179 分别接到两个数码管的小数点上。其中SEG1、SEG2的8段输入端分别与8个 LED发光二极管相连且同时显示。LED发光二极管在实验箱上的标志为 D17 D32分别对应P161(D4),P162(D5),P163,P164(D6),P166(D7),P167,P168,P169,P170,P172,P173,P174,P175,P171 26, P177,P179。RevionxbE oyArp 9 9-0_pHYL5-0-P 6_yxHP68 oyArp 9C9-CLPL5-0-PC6-0-PO18oyArp I 99-0_pO1L5-0-P6_yxHP8OY-PP I 9naolppo-U5-PPC6-PPg f G a bdSEG6 7SEGe d G C节 SG575EGNubberl.二一e dSEG47SEGSheetofDawn By:42 h7-pp3V1-PP4 DNGSC2-PPgA41 23 GEEs 7O0-PPnaolppU5-PPC6-PPO1O0-PP 92 -C2-PPate：3P e： PDNGSnaolppO1U5-PPC6-PPOY-PP6SEG107SEGG9Es2 rT-Q-pmHP8 D NGS图mc2-Q-p939!rp原7 D NGS-C2-CLP39LHP32 h7-pp1 T1-PP2 DNGSC2-PPnaolppO1U5-PPC6-PP39pp32 zytr p1 p1 DNGS2.fcr p7I 8OY-PP 9 naolppO1U5-PPC6-PP39.fcr p8 GEEs 77 GEEs 72 zyLHP6 D NGS22LHP39LHP2 r7-Q-pmHP5 D NGS22LHP39LHPas8 DNG7 DNG6 DNG5 DNG4 DNG3 DNG2 DNG1 DNG8DNG s7DNG s6DNG s5DNG s4DNG s3DNG s2DNG s1DNG sC59001P pO91P p191 p P291P P391P P591P P691P P791P P1 1 180 86 87900 PG VN ND D CCR2R3R4R56RS7RIs09 P29 P.59 P图1-26串行扫描数码管74138片选原理图SEG3 SEG10的共阴公共端 G经74138译码并反相后分别与 CPLD/FPGA的对应管 脚相连，74138的A、B、C三个输入端分别接到 CPLD/FPGA的P180、P186、P187管脚， 由其控制各位分时选通，动态扫描。SEG3 SEG10（a,b,c,d,e,f,g,p）的各段与CPLD/FPGA引脚的对应关系为：P189、P190、P191、P192、P193、P195、P196、P197。如图 1-26 所示。4. A/D转换本实验箱A / D转换采用双 A/D转换，有8位A / D转换器ADC0809与12位A / D 转换器MAX196。对于ADC0809只使用了一路模拟量输入IN-1 ,其余7个模拟量输入端均接到扩展槽COM5。用户可最多实现 7路模拟量分时输入。ADD-A,ADD-B,ADD-C 为可选 择地址，分别接到 CPLD/FPGA的对应管脚P36,P37,P38START （启动信号）与 ALE （地址锁存信号）均接到 CPLD/FPGA的对应管脚 P19。时钟CLOCK端接到CPLD/FPGA的对应管脚 P4