资源预览内容
第1页 / 共8页
第2页 / 共8页
第3页 / 共8页
第4页 / 共8页
第5页 / 共8页
第6页 / 共8页
第7页 / 共8页
第8页 / 共8页
亲,该文档总共8页全部预览完了,如果喜欢就下载吧!
资源描述
华中科技大学电子线路设计、测试与实验实验报告实验名称:SSI 组合逻辑电路设计实验(软件)院(系):自动化学院实验成绩指导教师2014 年 4 月 24 日一. 实验目的1. 掌握用SSI (小规模数字集成电路)实现简单组合逻辑电路的方法。2. 掌握简单数字电路的安装于调试技术。3. 进一步熟悉数字万用表、示波器等仪器的使用办法。4. 熟悉用Verilog HDL描述组合逻辑电路的方法,以及EDA仿真技术。二. 实验元器件芯片 74HC00 2 片,74LS04 片;若干导线,计算机;QuartusII9.1集成开发环境; 面包板;可编程器件实验板; 专用的在系统编程电缆。三. 实验原理及参考电路组合逻辑电路的设计流程组合逻辑电路的设计步骤如下图,先根据实际的逻辑问题进行逻辑抽象,定 义逻辑状态的含义,在按照给定事件因果关系列出逻辑关系真值表。然后用给定 的器件实现简化后的逻辑表达式,画出逻辑电路图。QuartusI9.1在设计好电路之后,就可以根据设计的电路,就可以在QuartusII9.1集成开 发环境下,通过Verilog HDL语言编程,然后生成相应的波形文件执行仿真,最 后再把程序下载到老师给的DE0板子上去,从而通过板子上LED灯的亮和不亮来 确定输出的高低电平。插板在做完仿真之后,就可以根据设计的逻辑图选择相应的芯片进行插板,通过 给不同输入高低电平组合来测输出电平的高低,从而检测是否符合实验要求。四实验内容全加器/全减器 根据给定的器件,设计一个全加器/全减器电路,使之既能实现1 位加法运算 又能实现 1 位减法运算。当控制变量 M=0 时,电路实现加法运算;当 M=1 时,电路实现减法运算。其框图如下所示,图中, A 、B 分别为被加(减)数和加 00(减数),S为相加(减)的结果,C为进(借)位。00首先,按照组合逻辑电路的设计流程,写出其真值表如下:MA。000000001001010010011011100100101101110110111111C SC000110010101010101001111000111011101010100000111根据真值表,。我得到如下逻辑表达式:=MA AM B0 MA MAC BCi o -iS = AB BA C BA BA C000 i00 i根据其表达式,用与非门和非门设计的逻辑图如下所示(由于做实验的时候只有与非门和非门,设计的了逻辑图只有这两种门)【注】我这里画的电路图和我接下来编的VerilogHDL没有关系,因为这里只 用了与非门和非门,是后面插板的逻辑图,而VerilogHDL可以用多种门,逻辑 图没有这么复杂。四、Verilog HDL语言实现仿真首先给出编好的程序:1dc33 (Ar 3r CiSo, Co);3 input A, Br Cir Mr4 Qiitp口t Sq, CorEwire Wlf W2r W3r W4F W5r7Kor xl tWlf Ar B) fx ;W2 f Ar M) r9x3 ;W3f Mr Wl) r1-3;Sof Wlf Ci) p11丄左and al ;W4f % W),-13 a ;W5f W3f Ci)1414 ar (Cof W4f W5) f161=1313【注】用的门级建模方法。然后是波形仿真结果:以上的波形符合要求。五、 附加实验题(13号模 3 余 1)4 位密码锁设计它的正确密码为0000,即必须A, B, C, D (确定输入有效),都输入 0 时,输出 L 才为 1,即箱子打开。L= ABCD编程代码如下:L HpasswordLi ;2 二二f 二止fE” 二D;5 2 J. T C J. z L;匚二:c-Lwcl/s(A z-r B z-r - z-r D)6 1 (A=l-B=l- 温 G=: 怖 D=:J -=-;_=13 L=J;3 =irr.2ij.L =仿真波形图如下:且输入与设定的密码1111 一致时,Z才输出1,箱子才会打开。(在155.0ns到 160.0ns 之间)。五、实验总结1. 学会了 QuartusII9.1仿真组合逻辑电路,及Verilog HDL语言编程。以 后在数电学习方面遇到问题时,可以通过仿真来检验结果,特别是对于要 插板的实验,可以事先检验自己的逻辑是否正确。2. 对具体如何设计一个组合逻辑电路有了更加具体,深刻的把握。3. 掌握了用SSI (小规模数字集成电路)实现简单组合逻辑电路的方法。4. 掌握了简单数字电路的安装于调试技术。5. 进一步熟悉了数字万用表、示波器等仪器的使用办法。6. 熟悉了用Verilog HDL描述组合逻辑电路的方法,以及EDA仿真技术。六、实验遇到的问题和解决方法1. 对于一个新软件的学习,总是有个熟悉的过程,在实验课上,老师可以 说的一步一步教我们做项目工程,速度也比较合理,但是我们还是出现 的各种问题。总的来说,我觉得是对这一软件的界面不是很熟悉。好多 问题都是问哪个哪个按键在哪里等等,还有就是感觉自己的英语水平还 有待提高,毕竟是英文版的软件。以后还有很多机会接触到,熟练的掌 握是很有必要的。2. 软件仿真之后就是硬件实现,但是由于只有非门和与非门的芯片来实现 全加全减器,工作量太大,对自己的耐心是个很大的考验,最后还是把 板子插完了,虽然没有成功,但是简单电路之后,就只做了一位的全加 器,很容易的就验收了。我感觉插板子最重要的就是耐心和细心。一不 留神就插错了。而那么多的线,找问题都很难找得出来。所以,慢慢来, 不能急。
收藏 下载该资源
网站客服QQ:2055934822
金锄头文库版权所有
经营许可证:蜀ICP备13022795号 | 川公网安备 51140202000112号