资源预览内容
第1页 / 共11页
第2页 / 共11页
第3页 / 共11页
第4页 / 共11页
第5页 / 共11页
第6页 / 共11页
第7页 / 共11页
第8页 / 共11页
第9页 / 共11页
第10页 / 共11页
亲,该文档总共11页,到这儿已超出免费预览范围,如果喜欢就下载吧!
资源描述
数字电子技术实验指导书河北科技师范学院机械电子系电学基础教研室常用集成器件外形管脚示意图123456789101112131474LS731J1Q1QQQJKCKQQKKCKCLRCLRJGND2K2Q2Q1CP1KVCC2CP2J1Rd2Rd123456789101112131474LS00&VCC4B4A4Y3B3A3Y1A1B1Y2A2B2YGNDNC123456789101112131474LS55&VCCHGFENCYABCDNCGND12QG3-4QQQQQQQQDDDDGGGG123456789101112131415161Q2QG1-2GND3Q3Q4Q4Q4D3D2D1D1QVCC74LS75123456789101112131474LS86=1=1=1=1VCC4B4A4Y3B3A3Y2Y1Y1A1B2A2BGND123456789101112131474LS74CLRDCKPRQQCLRDCKQPRQVCC2CLR2D2CP2PR2Q2Q1CLR1D1CP1PR1Q1QGND5G 555TH12345678VSSVDDTLV0RCT123456789101112131474LS20&VCC2D2CNC2B2A2Y1A1BNC1C1D1YGND实验一门电路一、实验目的:熟悉、掌握门电路的逻辑功能测试方法二、实验仪器和设备:、型数字电路学习机、数字万用表三、实验步骤及内容地74LS20v双4输入正与非门74LS20实验前的准备:在学习机上未接任何器件的情况下(指实验用插座部分),先合上交流电源,检查V电源是否正常,再合直流电源测VCC处电压是否正常,测两排插口中间VCC插口处电压是否正常,全正常后断开全部电源。随后选择好实验用集成片,查清集成片的引腿及功能,然后根据实验图接线,特别注意VCC及地的接线不能接错,待老师检查后方可接通电源进行实验,以后所有实验依办理。(一)、测与非门的逻辑功能、选双输入正与非门74LS20集成芯片一只;选择一个组件插座(片子先不要插入)按图接好线。、输入端接电平开关输出插口,输出端接发光二极管显示插口。、拨动电平开关,按表中情况分别测出输出端电平。输入端输出端电压(V)逻辑状态(二)、测与或非门的逻辑功能、选两路四输入与或非门电路74LS55集成芯片一只;选择一个组件插座(片子先不要插入)按图接好线。&11011121312348v四输入与或非门电路74LS552、输入端接电平输出插口,拨动开关当输入端为下表情况时分析测试输出端的电位,将结果填入表中:输入端输出端1234101112138电压(V)逻辑状态111100001111000100001111100011110001000100000000(三)、利用与非门组成其它门电路并测试其逻辑功能1、组成或门电路根据摩根定理,或门的逻辑函数表达式,可以写成,因此可以用三个与非门构成或门。(1)、将由与非门构成的测试电路画在下面空白处。(2)、当输入端(A、B)为下列情况时,分别测输出端(Z)的电位,将结果填入表中。输入A的逻辑状态0011B的逻辑状态0101输出Z的电位(V)Z的逻辑状态2、组成异或门电路(1)、异或门的逻辑表达式为(2)、将异或门的逻辑表达式化成与非表达式。(3)、在下面空白处画出异或门逻辑符号及其由与非门构成的测试电路。(4)、将测试结果填入表中。输入A的逻辑状态0011B的逻辑状态0101输出Z 的逻辑状态四、报告要求整理实验数据,并对数据进行分析,根据实验观察到的现象,回答下列问题。1、与非门在什么情况下输出高电平?什么情况下输出低电平?TTL与非门不用的输入端应如何处理?2、与或非门在什么情况下输出高电平?什么情况下输出低电平?TTL与或非门不用的与门应如何处理?五、预习要求1、复习电路的工作原理和逻辑代数2、熟悉进行实验过程中,所用门电路的引脚位置,各引脚的用途。3、预习实验内容,画出测试电路实验二 组合逻辑电路实验一、实验目的(一)、掌握组合逻辑电路的分析方法(二)、验证半加器和全加器的逻辑功能(三)、了解二进制数的运算规律二、实验仪器及设备(一)、型数字电路学习机(二)、数字万用表三、实验内容及步骤组合逻辑电路的分析是根据所给的逻辑电路,写出其输入与输出之间的逻辑关系(逻辑函数表达式或真值表)。从而判定该电路的逻辑功能。组合电路的分析方法,一般是首先对给定的逻辑电路,按逻辑门的连接方式,逐一地写出相应的逻辑表达式,然后写出输出函数的表达式(如果需要列真值表时,可由表达式通过运算求出)。但这样写出的逻辑表达式可能不是最简单的,所以还应该利用逻辑代数的公式或者卡诺图进行化简。(一)、分析半加器的逻辑功能1、写出下图电路的逻辑表达式&ABX1X2X3YZX1= ; X2= ; X3=Y= ; Z=2、根据表达式列出真值表,并画出卡诺图判断能否化简。ABX1X2X3YZ0001101101AB01Y=01AB01Z=3、根据上图所示电路,在学习机上接线,将测试结果(逻辑状态)记入下列真值表,同时与上面真值表进行比较,两者是否一致。ABYZ00011011(二)、测试用异或门、与或非门和非门构成的全加器的逻辑功能根据全加器的逻辑表达式 全加和 进 位 可知一位全加器可以用两个异或门和一个与或非门、一个非门组成。1、画出用异或门、与或非门和与非门实现全加器的逻辑电路图。2、找出异或门、与或非门和与非门芯片,在实验箱上接线进行实验。注意不用输入端的处理问题。当输入端为下列情况时,用万用表测量输出端电位,并将其转为逻辑状态填入下表:输入端Ai00001111Bi00110011Ci-101010101输出端CiSi四、实验报告要求1、整理实验数据、图表并对实验结果进行分析讨论2、总结组合逻辑电路的分析方法3、总结组合逻辑电路的设计方法五、预习要求1、预习实验内容,画出测试电路2、复习半加器、全加器的工作原理实验三 触发器一、实验目的、学习触发器逻辑功能的测试方法、熟悉基本锁存器逻辑功能、熟悉触发器和触发器的逻辑功能及触发方式二、实验仪器及设备1、型数字电路学习机2、数字万用表三、实验内容及步骤(一)、基本锁存器的逻辑功能的测试 选用双与非门接成如下基本锁存器。和端接输入插孔,平时为高电平,利用输入电平的改变实现置0和置1。(V)(V)锁存器状态011011利用万用表测及端的电位,借助发光二极管测锁存器的状态,并计入下表:&QQRS(二)、JK触发器逻辑功能测试借助发光二极管测量74LS73在下表情况下Q端的逻辑状态,填入表中,观察其触发方式是什么。J0011K0101Qn01010101CP保持保持保持保持保持保持保持保持Qn+1注:箭头表示CP上升沿,表示CP下降沿。(三)、D触发器(74LS74)逻辑功能的测试1、异步置位及复位功能的测试。D、CP端开路,用万用表测试表中所示情况下Q端的电位,并将其转为逻辑状态填入下表CPDQ端逻辑状态01102、借助发光二极管测量74LS74在下表情况下Q端的逻辑状态,填入表中,观察其触发方式是什么。D01Qn0101CP保持
收藏 下载该资源
网站客服QQ:2055934822
金锄头文库版权所有
经营许可证:蜀ICP备13022795号 | 川公网安备 51140202000112号