单板设计电路单板硬件设计（硬件设计）电源滤波：1输入侧电源的滤波：对于单板的电源输入侧，出于上电特性及热插拔的需要，需要加n型滤波电路，基本的电路形式为图1所示。BIb.I_Jiri口C2- Ijohl隔1其中，C1为输入侧的输入电容，L为输入电感，C2为n型滤波电路的输出侧电容；C1的主要目的是为了限制上电瞬间的电压上升率， 并滤除输入侧电路由电源引入的纹波，因此，C1 一般是由直流电容及交流电容组成的并联电容组，其中直流电容的主要作用是去除电容中的 纹波，而交流电容的主要作用是为了去耦。（一般不叫交流电容，而是称之为无极性电容，从字义上就可以看出来，它是可以不分极性的，所 以交流和直流都可以用，举个列子来说吧，我们一般在整流出来后会并一个电解电容，也就是你说的直流电容来滤波，为得到更干净的直流电 压，我们还会并一个高频电容来滤除高频杂波，也就是一个瓷片电容，这个瓷片也就是无极性电容。 但是无极性电容一般容量都不是很大， 如果是大容量的，比如说在轮船上使用的蓄电电容，一般个头都很大，一个2KV 500UF的电容都有差不多10公斤重了。但是它具备一个非常 好的特点，就是耐压可以做得很高，并且损耗非常小。长时间运行稳定等特点。而电解电容就是直流电容，它的容量很高，但是耐压相对比较 小。而且容量和耐压会随使用时间而损耗。而钽电容的出现恰好的解决了这个问题，钽电容全称是钽电解电容，电容也属于电解电容的一种， 使用金属钽做介质，不像普通电解电容那样使用电解液，钽电容不需像普通电解电容那样使用镀了铝膜的电容纸烧制，电阻本身几乎没有电 感，但也限制了它的容量。此外，钽电容内部没有电解液，很适合在高温下工作。 钽电容的特点是寿命长、电容器耐高温、准确度高、滤高 频改波性能极好，不过容量较小、价格也比铝电容贵，而且耐电压及电流能力较弱。三极管它被应用于大容量滤波的地方，像CPU插槽附近 就看到钽电容的身影，多同陶瓷电容，电解电容配合使用或是应用于电压、钽电容电流不大的地方。）从参数及器件选择上，输入侧一般选取钽电容，去耦电容的值为0.01uf1uf之间，针式或贴片均可，但从生产工艺的角度，则以选取贴片 为佳，推荐的参数为直流电容10uf,交流电容0.1uf。电感的作用为抑制电流变化率，电感越大，抑制效果越好，但同时电感太大时的上电特性不好，上电及下电时，电感两端会产生反电势，这 样会对后面的负载产生影响，故参数不宜过大，因而推荐的参数为 10uH。输出侧的电容不仅要完成去耦及滤纹波的作用，而且还须维持滤波后电平不受电感反电势的影响， 兼顾考虑板内负载大小及板内其他去耦 电容的数量，推荐参数为直流电容10uf,交流电容0.011uf。带电插拔座带电插拔座的特性是先使地线连接，然后电源部分再上电，这样使得热插拔的上电过程有序，避免了电源上电不均衡所带来的冲击。 而在系统调试中，一些单板的热插拔成为了一种经常且必要的行为，而热插拔所带来的电流及电压冲击是极其巨大的，这时对单板的损伤 是由电流及电压变化率过快所造成的，而对系统的冲击是由负载的突变造成的，因此，遏制电流、电压变化率，减轻负载突变是热插拔的先决 条件，但单靠n型滤波电路是不够的，这样需要有热插拔的单板必须加带电插拔座。上下拉电阻：1上拉电阻的选取原则：A提咼灌电流的能力：单板内部的器件功耗及驱动能力各不相同，这样在器件连接时的灌电流能力不尽相同，连接上会有驱动问题，此时需要加上拉电阻B电平兼容：板内或板间器件选取各不相同，信号电平特性各不相同，出于兼容性的考虑，须加上拉电阻以保证兼容性。C电平稳态的特性：个别器件在上电时要求某些管脚的初始电平固定为高，此时必须加上拉电阻以保证器件能够正常的工作。D器件及参数选取：对于A, B, 般的上拉电阻选取2K1M欧姆，视负载情况而定，重负载时电阻应选取靠近下限，轻负载时选取上限，这里的负载以器 件功耗指标来确定；对于上述 C 的情况，则以该种器件的数据特性来决定。器件一般以金属膜的电阻或阻排为准。2下拉电阻的选取原则：A电平兼容： 板内或板间器件选取各不相同，信号电平特性各不相同，出于兼容性的考虑，须加下拉电阻以保证兼容性。B端接： 板内或板间的信号频率较高或信号上升沿较陡时，需要加端接电阻下拉到地，一般此时经常性的会再串入一个适当的电容。C电平稳态特性：个别器件在上电时要求某些管脚的初试电平固定为低，此时必须加下拉电阻以保证器件能够正常的工作。D器件及参数选取：对于A,下拉电阻一般选取1K100K欧姆，视负载电平情况而定，CMOS电平的负载，电阻应选取下限，TTL电平时选取上限，这里的 电平以负载指标来确定；对于上述 B 的情况，一般选取75150 欧姆的电阻；对于上述 C 的情况，则以该种器件的数据特性来决定；器件 一般以金属膜的电阻或阻排为准。ID 的标准电路ID即为单板的板位信号，一般用来作邮箱地址译码选择，ID信号在母板上接VCC或GND，所以在单板上需作处理，典型电路如下:高速时钟线设计在 PCB 布线中对高速时钟信号线，应少打过孔，减少线径变化层次，维持线宽一致性，不用 T 型接头分支，增加时钟线与其它线的间距 减少平行走线，条件允许的情况下，在时钟线两侧加上地线隔离。另外可采用终端匹配技术消除反射。（1）始端串阻在驱动端，加一个小阻值串阻，反射将发生在负载端，目的是确保反射波不会从源端再反射回来。串阻的值须满足下列等式Rs2T-ToutRs串阻Zt线的特性阻抗Rout源端输出阻抗串阻方式对每根时钟线只需一个电阻，几乎没有直流功耗，而且电阻还起着限流作用，减小地线反冲。但是反射仍然有可能发生，沿线也将 存在中间电压，因此，这种方式不适合分布式负载。另外，高的电阻值还会减少时钟波形的幅度和增加上升时间（在驱动端的接口芯片应为 74AC16244 系列芯片） 。（2）终端并联 AC 方式在负载端并联一个RC,电容值的选取一定要非常小心，它的值必须大得能够吸收传输波的能量，但又一定要小得不会损害信号的上升时间，通常用小于50PF的电容。电阻值RL大约等于ZT （几十欧姆左右）。并接RL方式对时钟线来说很少采用，对信号的上升时间损害较大，但它没有DC功耗，能够消除长线的反射。总的来说，终端匹配技术，常用来防止电压反射，减小上冲和下冲，防止时钟错误和损害片子。对一个系统来说，可选的终端匹配技术有很多，但要确保终端元件尽量靠近源端（串阻）或靠近负载端（并接RC）,这样可以减小诱导电感，使匹配有效。接口驱动及支持芯片这里所说的接口主要是指总线（地址总线，数据总线等），从驱动能力和速度上综合考虑，对地址总线、控制总线和时钟信号等统一采用TI 公司的74AC16244；对双向的数据总线采用TI公司的74AC16245。禁止选用74FCT16244或74FCT16245系列芯片。复位电路复位电路采用AD公司的复位电路芯片ADM708，常用电路如下：/MR 为复位信号输入端，低电平有效。它可以直接和手动复位开关相连，也可以接由逻辑电路产生的软复位信号，或二者的组合。Watchdog 电路根据清除 Watchdog 方法的不同，常用到两种 Watchdog 电路。1）利用并行口某一位对 Watchdog 进行清除，电路原理如下：这种电路的特点是对Watchdog不能进行开、关，CTL脚为高或为低电平超过一定时间就会引起Watchdog触发，避免了因CPU死机Watchdog 造成被长期清除的现象。2）Watchdog 占用 CPU 的地址空间，电路原理如下：/CLOSD T/FP5OK ) /2.ATDR1TDR2.:DTCSWTOTP2OK闻卩的DT_貲 /ffsoic yyWISHL /CLOSDT0/WTCLRCL RS卩RX这种电路的特点是对Watchdog可以灵活地进行开、关。并且只要Watchdog打开，如果没有定时清Watchdog，就一定会造成Watchdog触 发，不会出现 Watchdog 无法触发的现象。电容滤波是有频段的，很多人以为电容是越大越好，其实不然，每个电容有一定的滤波频段，大电容滤低频，小电 容滤高频，主要是根据电容的谐振频点来决定，电容在谐振频率点处有最佳的滤波效果！在以谐振点为中心的一段 频段之内有较好的滤波效果，其他部分滤波效果不佳！电容的谐振点与电容的容值以及ESL （等效串联电感）相 关，具体大家可以查一下网上资料，以及会议学校学习串联谐振电路的理论分析就会知道！通常我们建议在电源端 口增加UF级别电容来滤波几百KHZ到5MHZ之间的差模干扰，原因就是UF级别电容谐振点在1MHZ左右。另 外建议加在高频数字电路上我们建议加InF贴片电容，原因就是Inf电容的谐振频率在100MHZ之间，不同厂家谐振频点有所不同，这样比较好滤波几十MHZ到200MHZ干扰，有利与EMI问题解决!电容作用1）滤波滤波是电容的作用中很重要的一部分。几乎所有的电源电路中都会用到。从理论上（即假设电容为纯电容）说，电容越 大，阻抗越小，通过的频率也越高。但实际上超过1uF的电容大多为电解电容，有很大的电感成份，所以频率高后反而 阻抗会增大。有时会看到有一个电容量较大电解电容并联了一个小电容，这时大电容通低频，小电容通高频。电容的作 用就是通高阻低，通高频阻低频。电容越大低频越容易通过，电容越大高频越容易通过。具体用在滤波中,大电容（1000uF） 滤低频，小电容（20pF）滤高频。曾有网友将滤波电容比作水塘”。由于电容的两端电压不会突变，由此可知，信号频率越高则衰减越大，可很形象的说电 容像个水塘，不会因几滴水的加入或蒸发而引起水量的变化。它把电压的变动转化为电流的变化，频率越高，峰值电流 就越大，从而缓冲了电压。滤波就是充电，放电的过程2）旁路旁路电容是为本地器件提供能量的储能器件，它能使稳压器的输出均匀化，降低负载需求。就像小型可充电电池一样， 旁路电容能够被充电，并向器件进行放电。为尽量减少阻抗，旁路电容要尽量靠近负载器件的供电电源管脚和地管脚。 这能够很好地防止输入值过大而导致的地电位抬高和噪声。地弹是地连接处在通过大电流毛刺时的电压降。3）去藕去藕，又称解藕。从电路来说，总是可以区分为驱动的源和被驱动的负载。如果负载电容比较大，驱动电路要把电容充 电、放电，才能完成信号的跳变，在上升沿比较陡峭的时候，电流比较大，这样驱动的电流就会吸收很大的电源电流， 由于电路中的电感，电阻（特别是芯片管脚上的电感，会产生反弹），这种电流相对于正常情况来说实际上就是一种噪声， 会影响前级的正常工作。这就是耦合。去藕电容就是起到一个电池的作用，满足驱动电路电流的变化，避免相互间的耦 合干扰。将旁路电容和去藕电容结合起来将更容易理解。旁路电容实际也是去藕合的，只是旁路电容一般是指高频旁路， 也就是给高频的开关噪声提高一条低阻抗泄防途径。高频旁路电容一般比较小，根据谐振频率一般是0.1u, 0.01u等， 而去耦合电容一般比较大，是10uF或者更大，依据电路中分布参数，以及驱动电流的变化大小来确定。旁路是把输入信 号中的干扰作为滤除对象，而去耦是把输出信号的干扰作为滤除对象，防止干扰信号返回电源。这应该是他们的本质区 别。去耦电路也称退藕电路!是为消除放大器级间自激回授因起的阻塞振荡而设置的!通常是由LC,RC.C 等接地回路组成.集成电路的接地退藕电容就是此意! 去耦电路也称退藕电路!是为消除放大器级间自 激回授因起的阻塞振荡而设置的!通常是由LC,RC.C等接地回路组