2010年全国研究生入学统一考试计算机学科专业基础综合一、选择题12、下列选项中 ,能缩短程序执行时间的措施就是 (D)I 提高 CPU 时钟频率 ,II 优化数据通过结构 ,III 对程序进行编译优化A:仅 I 与 II B:仅 I 与 III C:仅 II 与 III D:l,llll【解析】本题考查计算机性能指标。I、 CPU的时钟频率，也就就是CPU主频率，一般说来，一个时钟周期内完成的指令数就是固定的，所 以主频越高 , CPU 的速度也就快 , 程序的执行时间就越短。II、数字系统中，各个子系统通过数据总线连接形成的数据传送路径称为数据通路。优化数据通路结构， 可以有效提高计算机系统的吞吐量 ， 从而加快程序的执行。III、 计算机程序需要先转化成机器指令序列才能最终得到执行，编译优化得到更优的指令序列，从而使得程序的执行时间也越短。13、 假定有4个整数用8位补码分别表示r仁FEH，r2=F2H，r3=90H，r4=F8H，若将运算结果存放在一个 8 位的寄存器中 ，则下列运算会发生溢出的就是 (B)A: r1*r2 B :r2*r3C:r1*r4D:r2*r4【解析】本题考查定点数的运算。用补码表示时8位寄存器所能表示的整数范围为-128+127。r1 = -2，r2 = -7, r3 = -112，r4 = -8, r2 x r3= 784， 结果溢出。14、假定变量 I， f， d 数据类型分别为 int， float 与 double(int 用补码表示 ，float 与 double 分别用IEEE754单精度与双精度浮点数据格式表示),已知i=785,f=1、5678,d=1、5若在 32位机器中执行下列关系表达式 ，则结果为真就是 (C)(I) f=(int)(float)I (II)f=(float)(int)f (III)f=(float)(double) (IV)=(d+f)-d=fA:仅 I 与 IIB:仅 I 与 Ill C:仅 II 与 Ill D:仅 Ill 与 IV【正确选项】 B【解析】本题考查数据的表示与运算。15、假定用若干个 2k*4 位芯片组成一个 8*8 位存储器，则地址 0B1FH 所在芯片的最小 地址就是 (D)A:0000HB:0600H C: 0700HD:0800H解析】本题考查存储器的组成与设计。用2K X 4位的芯片组成一个 8K X 8位存储器，每行中所需芯片数为 2,每列中所需芯片数为 4,各行芯 片的地址分配为 :第一行 （2 个芯片并联 ） 0000H07FFH第二行 （2 个芯片并联 ） 0800H0FFFH第三行 （2 个芯片并联 ） 1000H17FFH第四行 （2 个芯片并联 ） 1800H1FFFH于就是地址 0B1FH 所在芯片的最小地址即为 0800H, 正确选项为 D。16、下列有关 RAM 与 ROM 的叙述中 ,正确的就是 （A）I 、 RAM 就是易失性存储器 ,ROM 就是非易失性存储器II、 RAM 与 ROM 都就是采用随机存取的方式进行信息访问III 、RAM 与 ROM 都可用作 CacheIV、RAM与ROM都需要进行刷新A:仅 I 与 II B:仅 II 与 III C:仅 l,llll D:仅 llll,IV【解析】本题考查半导体随机存取存储器。17、下列命令组合情况中 ,一次访存过程中 ,不可能发生的就是 （D）A:TLB未命中,Cache未命中，Page未命中B:TLB未命中,Cache命中,Page命中C:TLB命中,Cache未命中,Page命中D:TLB命中,Cache命中,Page未命中【解析】本题考查 Cache与TLB （快表）。Cache中存放的就是主存快的副本 ，Cache命中，主存必然命中;TLB中存放的就是页表的副本，TLB 命中 , 主存也必然命中。因此不可能发生的就是D。18、下列存储器中 ,汇编语言程序员可见的就是 （B）A:存储器地址寄存器（MAR） B:程序计数器（PC）C:存储器数据寄存器（MDR） D:指令寄存器（IR）【解析】本题考查 CPU 的基本结构。汇编程序员可以通过指定待执行指令的地址来设置PC的值，而IR,MAR,MDR 就是CPU的内部工作寄存器 ,对程序员不可见。19、下列不会引起指令流水阻塞的就是 (A)A：数据旁路 B：数据相关 C:条件转移 D:资源冲突【解析】本题考查指令流水线的基本概念。有三种相关可能引起指令流水线阻塞 :1、 结构相关 ,又称资源相关 ;2、 数据相关 ;3、 控制相关 , 主要由转移指令引起。数据旁路技术 ,又称为定向技术或相关专用通路技术。其只要思想就是不必待某条指令的执行结果送 回到寄存器后 ,再从寄存器中取出该结果 ,作为下一条指令的源操作数 ,而就是直接将执行结果送到其 她指令所需要的地方 ,这样可以使流水线不发生停顿。20、下列选项中的英文缩写均为总线标准的就是 (D)A:PCI、CRT、USB、EISA B:ISA、CPI、VESA、EISAC:ISA、SCSI、RAM 、MIPS D:ISA、EISA、PCI、PCI-Express【解析】本题考查总线标准。21、单级中断系统中 ,中断服务程序执行顺序就是 (A)I 、保护现场 II 、开中断 III 、关中断 IV 、保存断点V、中断事件处理 VI、恢复现场 VII、中断返回A:I、 V、 VI、 II、 VIIB:III 、 I、 V、 VIIC:III 、 IV、 V、 VI、 VIID:IV、 I、 V、 VI、 VII【解析】本题考查中断处理过程。单级中断系统中 ,不允许中断嵌套。中断的处理过程为 :1、 关中断 ;2、 保存断点 ;3 、 识别中断源 ;4 、 保存现场 ;5、 中断事件处理 ;6 、 恢复现场 ;7、 开中断 ;8、 中断返回。其中 ,13 步由硬件完成 ,48 由中断服务程序完成 ,正确选项为 A 。22、假定一台计算机的显示存储器用 DRAM 芯片实现 ,若要求显示分辨率为 1600*1200, 颜色深度为24位,帧频为85Hz,显示总带宽的50%用来刷新屏幕，则需要的显存总带宽至 少约为 (D)A :245 MbpsB:979 MbpsC:1958 MbpsD:7834Mbps【解析】本题考查显示器相关概念。刷新所需带宽 =分辨率X色深X帧频 =1600 X 1200 X 24b X 85HZ = 3916、8Mbps,显存总带宽 的50%用来刷屏,于就是需要的显存总带宽为3916、8/0、5 = 7833、6Mbps7834Mbps。二、综合题43、(11分)某计算机字节长为16位,主存地址空间大小为128KB,按字编址、采用单字 长指令格式，指令名字段定义如下：1512 116 50OPMsRsMdRd源操作数目的操作数转移指令采用相对寻址，相对偏移就是用补码表示，寻址方式定义如下Ms/M d寻址方式助记符含义000B寄存器直接Rn操作数=(Rn)001B寄存器间接(Rn)操作数=(R n)010B寄存器间接、自增(Rn)+操作数=(R n),(R n)+1-R n011B相对D(R n)转移目标地址=(PC)+(R n)注：(X)表示有存储地址X或寄存器X的内容,请回答下列问题：(1) 该指令系统最多可有多少指令 ？该计算机最多有多少个通用寄存器？存储地址寄存器(MAR)与存储数据寄存器(MDR)至少各需多少位？(2) 转移指令的目标地址范围就是多少？(3) 若操作码0010B表示加法操作(助记符为add),寄存器R4与R5的编号分别为 100B与101B,R4的内容为 1234H,R5的内容为 5678H,地址 1234H中的内容为 5678H,5678H中的内容为1234H,则汇编语言为add(R4),(R5)+ (逗号前为源操作符，逗号 后目的操作数)对应的机器码就是什么(用十六进制)?该指令执行后，哪些寄存器与存储单 元的内容会改变？改变后的内容就是什么 ？【解答】(1)指令操作码占4位，则该指令系统最多可以有24 =16条指令；指令操作数占6位，寻址方式占3位,于就是寄存器编号占3位,该计算机最多可以有 23=8个通用寄存器；主存容量128KB,按字编址,计算机字长为16位,划分为128KB/2B = 2 16个存储单元, 故MDR与MAR至少各需16位；(2)PC与Rn可表示的地址范围均为0 216 -1,而主存地址空间为216，故转移指令的目 标地址范围就是0 216 -1 o寻址的目标地址范围就是 64K。汇编语句add(R4),( R5)+对应的机器码为0010 0011 0001 0101B = 2315H;该指令执行后,累加寄存器ACC、寄存器R5、地址为1234H的存储单元的内容会改 变,改变后的内容分别为：(ACC)= ( R4) +( R5) = 5678H+1234H = 68ACH;(R5)=(R5)+1 = 5678H+1H = 5679H;(5678H)=(ACC)= 68ACH。该指令执行后R5的内容变为5679H地址5678H的内容变为68AC。44、(12分)某计算机的主存地址空间大小为 256MB,按字节编址。指令Cache与数据Cache分离,均有8个Cache行，每个Cache行大小为64B数据Cache采用直接映射方式 现有两个功能相同的程序 A与B,其伪代码如下：程序A:程序B:int a256256;int a256256;、int sum array1()int sum array2()int i, j, sum = 0;int i, j, sum = 0;for (i = 0; i 256; i+)for (j = 0; j 256; j+)for (j= 0; j 256; j+)for (i= 0; i 256; i+)sum += aij;sum += aij;return sum;return sum;假定int类型数据用32位补码表示，程序编译时i,j,sum均分配在寄存器中，数组a按 行优先方式存放，其地址为320(十进制)、请回答,要求说明理由或给出计算过程、(1) 若不考虑用于Cache一致维护与替换算法的控制位,则数据Cache的总容量为多 少？(2) 数组元素a031与a11各自所在的主存块对应的 Cache行号分别就是多少 (Cache行号从0开始)(3) 程序A与B得数据访问命中率各就是多少？哪个程序的执行时间短？【解答】(1)数据Cache有8个Cache行，每个Cache行大小为64B,若不考虑用于 Cache一致性 维护与替换算法的控制位，则数据Cache的总容量为8X64B = 512B。数据Cache容量为512B,Cache地址为9位；有8个Cache行块地址为3位；块的大小为64B,块内地址为6位；主存容量为256MB,按字节编址，256MB = 228B,主存地址为28位，快标记为