摘要国内外有关ZnO压敏电阻器中压化方法方而的研究报道很多。本文在整理诸多文献资料的基础上，通过向ZnO压敏陶瓷中掺锰、钴、铬、铋、锑等元素及改变烧结温度，期望能获得中压系列的压敏电阻器器(压敏电压V1mA：82V200V)。通过固相烧结法得到样品。利用反光显微镜观察产物的晶界大小，XRD分析产物的物相组成，压敏参数仪测得产物的压敏参数。确定不同锰掺加量和不同温度对压敏电阻的压敏电压的影响。结果表明在温度1100，锰添加量为0.7%时，可以得到U1mA为200V，IL为10uA的压敏电阻。关键词：ZnO压敏电阻器；添加剂；温度 AbstractIn the recent decades，there have been many research reports of the fabrication techniques of medium voltage. On the basis of collection of plenty of literature，we expects to get medium voltage by adding five additives,Mn、Bi、Co 、Cr 、Sb to ZnO ceramic and changing the sintering temperature of ZnO ceramic. We get the specimens by the means of sintering the solid phase.we use the reflective microscope to observe the grain boundaries size,XRD to analysis the phase composition of the specimens,Voltage-dependent Resistor parameters tester to test the Parameter of the specimens.The purpose of this study is to determine the amount of manganese and different sintering temperature on Voltage-dependent Resistor s Parameter.The results showed that when the temperature is 1000 , Mn addition level is 0.7%,we can get the specimen that U1mA to 200V, IL to 10uA.Key word： ZnO varistors addictives temperature 目录摘要IAbstractII第1章 绪论11.1课题的研究背景11.2国内外研究状况21.3 ZnO压敏电阻器的结构51.3.1晶体和电子结构51.3.2能带结构51.4 Zn压敏电阻的电气性能61.4.1 ZnO压敏电阻的电性能61.4.2 ZnO压敏电阻器的性能参数81.5 ZnO压敏电阻器的导电机理101.5.1 ZnO压敏电阻器的晶相101.5.2 ZnO的晶界势垒模型121.6 降低ZnO压敏电阻片电位梯度的主要途径131.6.1电阻片的配方131.6.2电阻片的工艺151.7压敏电阻粉体的制备和烧结理论161.7.1传统固相法制备ZnO压敏电阻器161.7.2化学共沉淀法制备ZnO压敏陶瓷粉体161.7.3 ZnO压敏电阻的烧结和热处理171.7.4 ZnO压敏陶瓷烧结过程中的液相传质机构181.7.5 ZnO压敏陶瓷液相低温烧结研究动态19第2章 实验方法212.1实验仪器及药品212.2压敏样品的制备222.3试样的性能测试232.3.1试样密度测量232.3.2压敏特性测试232.3.3样品晶界大小的观察232.3.4 X射线衍射分析23第3章 实验结果与分析253.1温度与锰掺量对样品密度的影响253.1.1温度对样品密度的影响253.1.2锰含量对样品密度的影响253.2试样压敏参数的测量263.3不同烧结温度对元件晶粒大小的影响273.4 X射线衍射分析30结束语32参考文献36致谢36第1章 绪论1.1课题的研究背景 1967年7月，日本松下电器公司无线电实验室的松冈道雄在研究金属电极-氧化锌陶瓷界面时，无意中发现氧化锌加氧化铋复合陶瓷具有非线性的伏安特性。进一步实验又发现，如果在以上二元系陶瓷中加微量的Bi2O3、Sb2O3、Co2O3、MnO2、Cr2O3、TiO2等多种氧化物，这种复合陶瓷的非线性系数可达50左右，伏安特性类似二只反并联的齐纳二极管，通流能力不亚于碳化硅材料，临界击穿电压可以通过改变原件尺寸和添加剂的量方便地加以调节，而且这种性能优异的压敏元件通过简单的陶瓷工艺就能制造出来，其性价比较高。于是，氧化锌压敏电阻器以优异的电学性能迅速成为制造压敏电阻器的主导材料。20世纪70年代末80年代初，日本、美国等国家迅速获得了批量制备氧化锌阀片的技术，使氧化锌阀片的电气性能得以突破，从而广泛应用于高压电力系统13。目前生产的氧化锌压敏电阻器压敏电压都比较高、耗电量大。与电子元器件的片式化、平面化和低压化的发展趋势不相适应。硅齐纳二极管虽使用较小尺寸的硅片。但因不能承受大的热能，以至降低了它的耐浪涌能力；炭化硅、硅压敏电阻器因为浪涌吸收元件的漏电流大 ,从而导致耗电能量大。因此，研制和生产中、低电压、高非线性和耐浪涌能力强的氧化锌压敏电阻器是十分必要的。中、低压压敏电阻器主要用作半导体器件的过压保护，随着电子产品的小型化、集成化，对低压压敏电阻的需求量愈来愈大，如计算机、电话、汽车行业等，低压压敏电阻材料还可用作低压阀片。总之，中低压ZnO压敏电阻可广泛应用于汽车工业、通讯设备、铁路信号、微型电机及各种电子器件的保护,其市场前景十分广阔。 氧化锌压敏电阻器是一种以氧化锌为主要成分并添加微量、多种金属氧化物经压制后烧结而成的半导体陶瓷敏感元件，它具有非线性系数大、抵抗浪涌性能强、性能稳定、制造工艺简单、价格低廉等优点，现已广泛用作高压、高能领域的浪涌吸收元件，以及高压小电流领域的稳压元件。但是，目前生产的氧化锌压敏电阻器压敏电压都比较高、耗电量大。与电子元器件的片式化、平面化和低压化的发展趋势不相适应。硅齐纳二极管虽使用较小尺寸的硅片。但因不能承受大的热能，以至降低了它抵抗浪涌性能；炭化硅、硅压敏电阻器。因为浪涌吸收元件的漏电流大，从而导致耗电能量大。因此，研制和生产中低电压、高非线性和抵抗浪涌能力强的氧化锌压敏电阻器是十分必要的。由于ZnO压敏电阻器具有大的通流量，低的残压比，小的漏电流，宽的压敏电压范围，快的响应时间，对称的I-V特性，它已被越来越广泛地应用在各用电领域的过电压保护，浪涌的吸收。为了提高ZnO压敏电阻对电子器件或用电设备的保护水平，科学工作者不断地进行压敏材料及工艺的研究和改进，以得到主要参数优化的ZnO压敏器件。ZnO压敏电阻非线性系数的高低，直接关系到对瞬间高电压波限制能力的好坏；通流量的大小反映了ZnO压敏器件单位面积的通流能力；残压比是大的电流通过压敏电阻后，压敏电阻两端的残电压与它的压敏电压之比；漏电流反映了压敏电阻在正常工作电压下通过自身的电流大小。ZnO压敏电阻器的这几个参数是判定其电学性能优劣的基本参数。由于ZnO压敏陶瓷是多相结构，高温烧结过程中各元素之间的物理变化和化学反应非常复杂，各项电性能的提高受到相之间的牵制，理想优化的ZnO压敏电性能参数不易获得。为了寻找更优良的压敏配比，我们采用了掺加以锰系为主的多元掺杂的方法，以期待获得性能优异的锰系中压压敏电阻。通过实验和分析，对ZnO压敏材料的机理取得了更深入的认知和了解。1.2国内外研究状况 现在,国际上已有一个共识:根据ZnO压敏陶瓷的微观结构模型4,ZnO压敏电阻器的压敏电压 V1mA可以表示为:V1mA=NV0=(h/d)V0 式(1.2)其中：N-两电极间串联的平均晶粒数V0-单晶界层击穿电压h-ZnO压敏电阻器瓷片的厚度d-ZnO平均晶粒尺寸5实现ZnO压敏电阻器中、低压化的途径主要有三条:(1)减小ZnO压敏电阻器瓷片的厚度;(2)降低ZnO压敏电阻器瓷片中单晶界层击穿电压;(3)增大ZnO平均晶粒尺寸。根据经验公式(1.2)可知,对于单圆片式ZnO压敏电阻器,减少瓷片的厚度则可相应地降低压敏电压值。目前,常用压制成形或轧膜成形来制作瓷片,工艺过程虽简单,但很难制出很薄的瓷片。压制出的瓷片极限厚度约为1mm,而且厚度误差较大;用轧膜成形工艺可将瓷片厚度减小到0.1mm,厚度误差较小,但厚度太小、直径大时,容易出现瓷片变形碎裂、机械强度难以保证等问题,严重影响后续工序的成品率, 故上述低压化方法效果有限,不能满足使用要求。ZnO压敏电阻器的压敏性质来自其晶界效应,从经验公式(1.2)可知,采用适当的方法将ZnO压敏电阻器制成薄膜式可以实现中、低压化。如,Horio N等6利用射频溅射法制备了ZnO/Pr6O11双层薄膜,膜厚为600nm/400nm,压敏电压为20V,非线性系数为10;贾锐等7利用 sol-gel 喷雾热分解法制备了Bi2O3、MnO2等掺杂的ZnO薄膜,膜厚为3.258.41m,压敏电压为13.5825.31V,非线性系数为7.9922.38。这些研究表明,ZnO 薄膜化提供了开发低压压敏电阻器的一个方向,且薄膜化有利于元件小型化和集成化,但其所需的设备价格昂贵、工艺控制过程较为复杂,迄今还没能实现产业化。但多层式ZnO压敏电阻器克服了克服了单圆片式 ZnO 压敏电阻器利用瓷片厚度减薄实现低压的缺点8:(1)厚度过小致使器件机械强度降低,给烧结和装配带来困难;(2)通流容量与器件的体积有关,厚度减小降低了通流容量,而多层片式ZnO压敏电阻器的单膜层虽薄,但叠层后体积很大。目前,多层片式ZnO压敏电阻器已经获得了极好的产业化效果,日本和美国在此方面居于领先地位。无庸置疑,多层片式ZnO压敏电阻器由于具有压敏电压低响应速度快、通流容量大、温度特性好、体积小、适于组装等诸多优点,代表了压敏电阻器低压化的重要发展方向,其占有压敏电阻器的市场份额将会越来越大。经验公式(1.2)表明,通过降低ZnO压敏电阻器瓷片中单晶界层击穿电压亦可实现低压化。该途径的理论依据是近来被广泛接受的双肖特基势垒模型(DSB)9及GuptaCarlson 缺陷模型10。基于上述理论研究成果及技术手段的进步，人们已经开发出了降低ZnO压敏电阻器瓷片中单晶界层击穿电压的低压化方法。章天金等8采用在空气中提高退火温度及延长退火时间的方法, 促进耗尽层中填隙锌离子向晶界层迁移, 与晶界层中带负电的锌空位VZn发生缺陷化学反应,在晶界处形成电中性缺陷而减小势垒高度及耗尽层宽度以实现低压化。Selim F.A.及 Gupta T.K.等11的研究已经证实,TiO2添加剂可以有效地促进ZnO晶粒长大。若配方中还含有Bi2O3,则TiO2与Bi2O3形成低共