课程设计报告一课程设计题目：高增益放大器二 设计过程：1. 设计指标设计指标见表1表1运放设计指标性能参数设计指标负载电容CL1pF开环增益(低频)60dB共模输入范围1.2V输出摆幅（峰峰值）1.6V(CL only)电源电压2.5V, 0直流功耗500MHz压摆率2V/uS输出信号单端输出或者差分输出2. 结构选择和分析 图（1）两级运算放大器为了满足设计指标又同时想得到结构比较简单的运算放大器。最终构根据设计指标采用了两级运算放大器，结构如上图（1）。七管两级运算放大器不仅结构简单而且计算也不复杂简单易懂。能够很好的满足设计指标，所以最终选择了此结构。本次设计使用TANNER仿真工具进行仿真。使用TSMC 0.25um CMOS工艺库。3. 手工计算首先选择在整个电路中使用的器件栅长。为了方便理论计算选取栅长L=1u。0.25um工艺参数如下表2。表2工艺参数VT0(V)(V0.5)VDSAT(V)K(A/V2)(V-1)Nmos0.430.40.6311510-60.06Pmos-0.4-0.4-1-3010-6-0.1管子栅长选好后，可以确定补偿电容Cc的最小值。输出节点P2高于2.2GB可以获得60的相位裕度。根据公式计算出取Cc等于0.5pF.然后在满足摆率要求的基础上确定尾电流。由公式算出：取。根据公式计算出输入最大电压得到：电路处于平衡状态时M3管子处于饱和状态。现在可以确定M3的宽长比，根据正的输入共模范围要求来求解。设计公式如下：计算的出：为了方便计算取18。输入管的跨导要求可以由Cc和GB的知识来求解。根据公式计算得出：宽长比可以直接由得到如下：计算得到：为了方便后边计算取30。现在利用负的ICMR公式推导计算出：得到：那么为了方便后边的计算取2。为了得到60的相位裕度，的值近似是输出极点设置在2.2GB处。跨导可以用下面的关系确定：如果就可以得到：则：最后估算开环增益：约为80dB。静态功耗约为：。如下表3是理论计算得到的管子参数。表3运算放大器理论参数M1M2M3M4M5M6M7M8W30u30u18u18u2u190u10u2uL1u1u1u1u1u1u1u1u工艺为0.25um，但是在实际仿真的时候发现如果栅长定为0.25um时性能并不理想，最终选取管子长为0.5um。实际仿真的管子参数如下表4。表4运算放大器器件实际参数M1M2M3M4M5M6M7M8W15u15u9u9u1u95.25u5u1uL0.5u0.5u0.5u0.5u0.5u0.5u0.5u0.5u三仿真过程及结果分析1. 直流和交流分析如下图（1）是对以上的运算放大器结构进行直流扫描确定静态工作点，得到静态工作电压为0.73V然后进行交流仿真，结束后对静态工作点进行扫描得出在静态工作电压等于0.8V时能够得到最大的增益，所以后续仿真静态工作电压定为0.8V。幅频和相频结果在图（2）中，可以从图中得到增益约为80.41dB，单位增益带宽为39.81M，相位裕度约为56.91。图（2）静态工作点确定图（3）幅频特性和相频特性仿真图2. ICMRICMR测量结构如下图（8）所示。如下图（4）通过给输入做电压扫描查看M1漏端的电流变化，趋于稳定时读取电压输入范围。得到共模输入范围的仿真图得到ICMR为1V2.4V。图（4）ICMR仿真图3. 压摆率压摆率通过如下图（8）所示结构仿真测量。给定一个方波得到输入变化10%和90%时分别是0.4v和2 v变化时间为50.7ns如下图（5）所示。计算得到压摆率是32v/us。图（5）压摆率仿真图4. CMRR共模抑制比用如下图（6）结构进行仿真，两个输入端口都加上一个交流信号源，并且反相输入端的信号源接到输出端口。得到的仿真结果如下图（7）所示。通过仿真曲线得到CMRR为70.66dB。图（6）CMRR仿真结构图（7）CMRR仿真图5. PSRR电源电压抑制比PSRR由下图（8）结构测量，得到的仿真结果如下图（9）可以得出PSRR为70dB。图（8）PSRR，ICMR和摆率仿真结构图（9）PSRR仿真图6. 输出摆幅输出电压摆幅只需要对输入端dc扫描，分析一下输出电压就可以得到由下图（8）所示仿真结果可以读出为2.47v。范围是8.2mv2.48v。图（8）输出摆幅仿真图7. 实验结果分析在静态情况下通过瞬态仿真可以得到在输入位0.8V时。得到总电流为17.31uA+93.83uA等于111.14 uA。则实际仿真静态功耗为：在这次的设计中采用了简单的两级运算放大器，虽然结构简单但是性能方面还是能够很好的满足要求，这次的设计开环增益达到80dB相位裕度大于45。压摆率为32v/us，共模输入范围是1V2.4V和电压输出范围8.2mv2.48v都满足要求。但是在单位增益带宽只有39.81M没有满足要求。原因是两级运放的结构简单，相对与共源共栅结构在增益和对高阶极点的控制力相对较弱。所以可以采用共源共栅结构重新设计运算放大器，不仅可以将增益提高而且单位增熠带宽也能够大幅度提高。但是由于时间有限能力有限，没有采用共源共栅结构。接下来有时间会研究共源共栅运算放大器。附录：运放网表以及部分仿真网表两级运放AC仿真网表* op_amp.lib mix025_1.l tt.param VDD = 2.5v CURRT = 20u COM = 0.8vvd vdd 0 VDDibias vdd vbias CURRTvcom vin_1 0 COMVdiff vin_1 vin_2 DC 0 AC 1VCc 2 vout 0.6pCl vout 0 1pM1 1 vin_1 3 3 nch w=15u l=0.5uM2 2 vin_2 3 3 nch w=15u l=0.5uM3 1 1 vdd vdd pch w=9u l=0.5uM4 2 1 vdd vdd pch w=9u l=0.5uM5 3 vbias 0 0 nch w=1u l=0.5uM6 vout 2 vdd vdd pch w=95.25u l=0.5uM7 vout vbias 0 0 nch w=5u l=0.5uM8 vbias vbias 0 0 nch w=1u l=0.5u.ac dec 10 1 2G.print ac vdb(vout) vp(vout).endICMR SR PSRR仿真网表* op_amp.lib mix025_1.l tt.param VDD = 2.5v CURRT = 20u COM = 0.8v vd vdd 0 dc VDD ac 1.0ibias vdd vbias CURRTvin_p vin_1 0 pwl(0 0.2 10n 0.2 20n 2.2 2u 2.2 2.01u 0.2 4u 0.2 4.01u 0.7 6u 0.7 6.01u 0.9 8u 0.9 8.01u 0.7 10u 0.7)Cc 2 vout 0.6pCl vout 0 1pM1 1 vout 3 3 nch w=15u l=0.5uM2 2 vin_1 3 3 nch w=15u l=0.5uM3 1 1 vdd vdd pch w=9u l=0.5uM4 2 1 vdd vdd pch w=9u l=0.5uM5 3 vbias 0 0 nch w=1u l=0.5uM6 vout 2 vdd vdd pch w=95.25u l=0.5uM7 vout vbias 0 0 nch w=5u l=0.5uM8 vbias vbias 0 0 nch w=1u l=0.5u.dc vin_p 0 2.5 0.1.print dc v(vout) -I(M1,3).tran 0.05u 10u.print tran v(vout) v(vin_1).ac dec 10 1 2G .print ac -vdb(vout) vp(vout).end