计算机组成原理知识点总结第一章一、数字计算机的五大部件（硬件）及各自主要功能（P6）计算机硬件组成：存储器、运算器、控制器、输入设备、输出设备。1、存储器（主存）主要功能：保存原始数据和解题步骤。包括：内存储器CPU 直接访问），外存储器。2、运算器主要功能：进行算术、逻辑运算。3、控制器主要功能：从内存中取出解题步骤（程序）分析，执行操作。包括：计 算程序和指令（指令由操作码和地址码组成）。4、输入设备主要功能：把人们所熟悉的某种信息形式变换为机器内部所能接收 和识别的二进制信息形式。5、输出设备主要功能：把计算机处理的结果变换为人或其他机器所能接收和识 别的信息形式。注： 1、冯诺依曼结构：存储程序并按地址顺序执行。2、中央处理器（CPU）：运算器和处理器的结合。3、指令流：取指周期中从内存读出的信息流，流向控制器。数据流：在执行器周期中从内存读出的信息流，由内存流向运算器。二、数字计算机的软件及各自主要功能（P11）1、系统软件：包括服务性程序、语言程序、操作程序、数据库管理系统。2、应用程序：用户利用计算机来解决某些问题而设计。三、计算机的性能指标。1、吞吐量：表征一台计算机在某一时间间隔内能够处理的信息量，用bps度量。2、响应时间：表征从输入有效到系统产生响应之间的时间度量，用时间单位来 度量。3、利用率：在给定的时间间隔内，系统被实际使用的时间所在的比率，用百分 比表示。4、处理机字长：常称机器字长，指处理机运算中一次能够完成二进制运算的位 数，如32 位机、 64 位机。5、总线宽度：一般指CPU从运算器与存储器之间进行互连的内部总线一次操作 可传输的二进制位数。6、存储器容量：存储器中所有存储单元（通常是字节）的总数目，通常用 KB、 MB、 GB、 TB 来表示。7、存储器带宽：单位时间内从存储器读出的二进制数信息量，一般用B/s （字 节/秒）表示。8、主频/时钟周期：CPU的工作节拍受主时钟控制，按照规定在某个时间段做什 么（从什么时候开始、多长时间完成），主时钟不断产生固定频率的时钟信号。 主频（主时钟的频率）度量单位是MHZ、GHZ；时钟周期（主频的倒数）度量单 位是微秒、纳秒。9、CPU执行时间：表示CPU执行一段程序所占用的CPU时间，可用下式计算 CPU时间二CPU时钟周期数 X CPU时钟周期长。10、CPI:执行一条指令所需要的平均时钟周期数，可用下式计算CPI=执行某 段程序所需的CPU时钟周期数/该程序包含的指令条数。11、MIPS：平均每秒执行多少百万条定点指令数，用下式计算MIPS二指令条数/ (程序执行时间 X 106)12、FLOPS：平均每秒执行浮点操作的次数，用来衡量机器浮点操作的性能，用 下式计算FLO?S=S序中的浮点操作次数/程序执行时间(秒)第二章一、数据和文字的表示方式1、原码、补码、反码、移码的求法及表示范围。(1) 首先应明确机器字长(2)原码、补码、反码、移码的求法(3)表示范围町-j血LC亡2H活讪-IS?-CK*J1*(L-rit rt3270JH*-i-IK-i11EX* ClUniT1 CITJk-口-T】-ST-Cl-i *)-33TF7s-Xa+ n谥jII-i-3276B3K*.42、补码加减法运算，加法运算溢出检测。(1) 补码加法运算规则 (2)补码减法运算规则 (3)变形补码表示法00 表示正数 11 表示负数( 4)变形补码运算：规则同补码加减法运算规则，双符号位数值化、参加运 算。( 5)加法运算溢出检测1 )单符号位法 2 )双符号位法 参见例题、习题3、并行加法器的进位方法及逻辑表达式(1) 直接从全加器的进位公式推导。(2) 串行进位：某位的运算必须等到下一位的进位传递来以后，才能开始。也 就是进位从最低位向最高位逐级传递，速度慢。C1=G0+P0C0 C2=G1+P1C1 C3=G2+P2C2 C4=G3+P3C3（3）并行进位：所有进位可以同时产生，实际上只依赖于数位本身、来自最低 位的进位 C0。 C1=G0+P0C0 C2=G1+P1G0+P1P0C0C3=G2+P1G1+P2P1G0+P2P1P0C0C4=G3+P3G2+P3P2G1+P3P2P1G0+P3P2P1P0C0 其中：G0=A0B0 P0=A0+B0 G1=A1B1 P1=A1+B1 G2=A2B2 P2=A2+B2 G3=A3B3 P3= A3+B3Gi：进位产生函数，表示两个数位都为1Pi：进位传递函数，表示某位上的两个数位有一个为1,如果来自低位的进位为 1，则肯定会产生进位。4、浮点加减法运算方法。九比较阶码大小、对阶九尾数加减法运算九规格化处理九尾数舍入 处理九溢出判断参见例题、习题5、流水线原理、时钟周期确定、时间公式、加速比、时空图（1）把一个任务分割为一系列的子任务，使各子任务在流水线中时间重叠、并 行执行。过程段 Si 之间重叠执行。 （2）时钟周期的确定-宀.第三章一、存储系统概念1、存储容量：指一个存储器中可以容纳的存储单元总数。典型的存储单元存放 一个字节，因此通常用字节数来表示， KB、 MB、 GB、 TB。2、存取时间：读操作时间指一次读操作命令发出到该操作完成、数据读出到数 据总线上所经历的时间。通常写操作时间等于读操作时间，故称为存取时间。3、存取周期：也称读写周期，指连续启动两次读/写操作所需间隔的最小时间。 通常存储周期略大于存取时间，因为数据读出到总线上，还需要经过数据总线、 CPU 内部数据通路传递给控制器/运算器。4、存储器带宽：单位时间里存储器可以存取的信息量，通常用位/秒、字节/秒 表示。二、存储器的分级结构。对存储器的要求是容量大、速度快、成本低，但是在一个存储器中要求同时兼顾 这三个方面的要求是困难的。 为了解决这方面的矛盾，目前在计算机系统中通 常采用多级存储器体系结构，即高速缓冲存储器、主存储器和外存储器。CPU 能直接访问高速缓冲存储器 cache 和内存；外存信息必须调入内存后才能为CPU 进行处理。1、高速缓冲存储器（cache）:高速小容量半导体存储器，强调快速存取指令和 数据；2、主存储器：介于cache与外存储器之间，用来存放计算机运行期间的大量程 序和数据。要求选取适当的存储容量和存取周期，使它能容纳系统的核心软件和 较多的用户程序；3、外存储器：大容量辅助存储器，强调大的存储容量，以满足计算机的大容量 存储要求，用来存放系统程序、应用程序、数据文件、数据库等。三、SRAM存储器（P67）1、DRAM 存储器（ P70）基本存储元：由一个 MOS 晶体管和电容器组成的记忆电路。 存储原理：所存储的信息 1 或 0 由电容器上的电荷量来体现（充满电荷： 1；没 有电荷： 0）。一个DRAM存储元的写、读、刷新操作（P71）DRAM的刷新：集中式刷新和分散式刷新（P73）2、存储器容量的扩充（P73） 位扩展增加存储字长（ P73） 字扩展增加存储字的数量（P73） 字、位扩展（ P74）d=设计要求的存储器容量已知芯片存储容量d为芯片数四、只读存储器 ROM 和闪速存储器1、只读存储器ROM分掩模ROM（无法修改）和可编程ROM，后者又分为一次性编程 的PROM和多次编程的EPROM和E2PROM。2、闪速存储器FLASH:写操作，读取操作，擦除操作。3、并行存储器 双端口存储器：指同一个存储器具有两组相互独立的读写控制线路。多模块交叉存储器：连续地址分布在相邻的不同模块内，同一个模块内的地址都 是不连续的。对连续字的成块传送可实现多模块流水式并行存取，大大提高存储 器的带宽。五、cache 存储器1、高速缓冲存储器cache的基本原理cache是一种高速缓冲存储器，为了解决 CPU 和主存之间速度不匹配而采用的一项重要技术。2、主存和 cache 均按照约定长度划分为若干块；主存中一个数据块调入到cache中，则将数据块地址（块编号）存放到相联存储 器CAM中，将数据块内容存放在cache中； 当CPU访问主存时，同时输出物理 地址给主存、相联存储器CAM,控制逻辑判断所访问的块是否在cache中： 若在，则命中，CPU直接访问cache。若不在，则未命中，CPU直接访问主存， 并将该单元所在数据块交换到 cache 中。3、cache 命中率相关计算：命中率h，Nc表示cache完成存储的总次数，Nm表示主存完成存取的总次数。则有： h=Nc/Nc+Nm4、cache与主存的地址映射（P94） 全相联映像：主存中的任一块可以映象到缓存中的任一块。直接映像：每个缓存块可以和若干个主存块对应；每个主存块只能和一个缓存块 对应。组相联映像：某一主存块 j 按模 u 映射到 缓存 的第 i 组中 的任一块。5、替换算法（ P98）先进先出算法（FIFO）:把一组中最先调入cache的块替换出去，不需要随时记 录各个块的使用情况，所以实现容易，开销小。近期最少使用算法（LRU）:将近期内长久未被访问过的行（块）换出。每行设置 一个计数器， cache 每命中一次，命中行计数器清零，其它各行计数器增 1。当 需要替换时，比较各特定行的计数值，将计数值最大的行换出。最不经常使用（LFU）:被访问的行计数器增加1,换值小的行，不能反映近期 cache 的访问情况。第四章6、随机替换:从特定的行位置中随机地选取一行换出。一、指令系统1、指令系统:一台计算机中所有机器指令的集合，称为这台计算机的指令系统。 指令系统是表征一台计算机性能的重要因素，其格式与功能直接影响机器的硬件 结构、软件、适用范围等。 寻址方式:告诉计算机如何获取指令和运算所需要 的操作数。即如何提供将要执行的指令所在存储单元的物理地址；如何提供运算 所需要的操作数所在存储单元的物理地址、或者操作数所在内部寄存器的编号。2、CISC：指令条数多、结构形式复杂多样、寻址方式种类繁多、功能复杂多样、 翻译执行效率低、很多指令难得用到。 CISC 使计算机的研制周期长，难以保证 正确性，不易调试、维护，大量使用频率很低的复杂指令浪费了系统硬件资源。 RISC：选取使用频率最高的一些简单指令，指令条数少，复杂功能通过宏指令实 现；指令长度、格式、结构形式、寻址方式种类少，翻译执行效率高；只有取数 /存数指令访问存储器，其余指令的操作均在CPU内部寄存器之间进行。RISC 可缩短计算机的研制周期、易于保证正确性、调试、维护，系统硬件资源使用效1、中央处理器基本概念指令周期:取出一条指令并执行这条指令所需要的时间。 微指令周期:从控制 存储器中读出一条微指令的时间加上执行该条微指令的时间。微命令:控制部件通过控制线向执行部件发送的各种控制信号/操作命令。微操作:执行部件接收微命令以后所完成的操作，微操作是执行部件中最基本的、 不可再分解的操作。微指令:一组实现一定操作功能的微命令的组合形式，称为微指令。由操作控制 和顺序控制两大部分组成。指令流水线:指指令执行步骤的并行。将指令流的处理过程划分为取指令、指令 译