. 数字钟实验报告课题名称：数字钟的设计与制作组员： 王庆 刘盛清 杨隽 姚琦 邱健斌姓名： 班级： 电气信息I类112班实验时间：实验地点：指导老师： 目录一、实验目的-3二、实验任务及要求-3三、实验设计内容-3(一)、设计原理及思路-3（二）、数字钟电路的设计 -4 (1)电路组成-4 (2)方案分析-10(3)元器件清单-11四、电路制版与焊接-11五、电路调试-12六、实验总结及心得体会-13七、组员分工安排-19 一、实验目的：1学习了解数码管，译码器，及一些中规模器件的逻辑功能和使用方法。2学习和掌握数字钟的设计方法及工作原理。熟悉集成电路的引脚安排，掌 握各芯片的逻辑功能及使用方法了解面包板结构及其接线方法。3了解PCB板的制作流程及提高自己的动手能力。4学习使用protel软件进行电子电路的原理图设计、印制电路板设计。5初步学习手工焊接的方法以及电路的调试等。使学生在学完了数字电路课程的基本理论，基本知识后，能够综合运用所学理论知识、拓宽知识面，系统地进行电子电路的工程实践训练，学会检查电路的故障与排除故障的一般方法锻炼动手能力，培养工程师的基本技能，提高分析问题和解决问题的能力。二、实验任务及要求1设计一个二十四小时制的数字钟，时、分、秒分别由二十四进制、六十进制、六十进制计数器来完成计时功能。2能够准确校时，可以分别对时、分进行单独校时，使其到达标准时间。3能够准确计时，以数字形式显示时、分，发光二极管显示秒。4.根据经济原则选择元器件及参数；5.小组进行电路焊接、调试、测试电路性能，撰写整理设计说明书。三、实验设计内容1、设计原理及思路31数字钟的构成数字钟一般由振荡器、分频器、计数器、译码器、显示器、较时电路、报时电路等部分组成，这些都是数字电路中应用最广的基本电路32原理分析 数字钟实际上是一个对标准频率（1Hz）进行计数的计数电路。振荡器产生的时钟信号经过分频器形成秒脉冲信号，秒脉冲信号输入计数器进行计数，并把累计结果以“时”、“分”、“秒”的数字显示出来。秒计数器电路计满60后触发分计数器电路，分计数器电路计满60后触发时计数器电路，当计满24小时后又开始下一轮的循环计数。由于计数的起始时间不可能与标准时间（如北京时间）一致，故需要在电路上加一个校时电路可以对分和时进行校时。时显示器分显示器秒显示器分计时器时译码器秒计时器秒译码器分译码器时计时器校时电路电源地线频率发生译码器图1 基本框图从上图可知，数字钟由以上各部分电路组成。振荡器产生的1Hz的脉冲作为数字钟的标准秒脉冲。秒计数器计满60后向分计数器个位进位，分计数器计满60后向小时计数器个位进位并且小时计数器按照二十四进制计数。计数器的输出经译码器送显示器。校时电路可分别对时、分进行单独校时，以达到标准时间。由框图可知电路主要由振荡电路、计数电路、显示电路以及校时电路四大部分组成。下面将对各部分电路进行设计:2、数字钟电路的设计数字钟电路主要由振荡电路、计数电路、显示电路以及校时电路四大部分组成。下面将对各部分电路进行设计。 以下是本实验所设计的方案：1、电路组成：（1）振荡电路 振荡电路振荡电路由555定时器和电阻，电容串并联构成。图示电路即可产生1HZ的标准秒脉冲，用于电路的计时的脉冲 电路原理图如图11所示： 图11 555定时器的脉冲电路在采用此方案之前，是用555定时器产生1KHZ的脉冲信号，然后再用三个160计数器依次分频得到1HZ的计数脉冲，虽然用555加接电容和电阻会因没有十分合适的电阻阻值而不是十分的精确，但我们在实验室里接成电路后发现没有很大的区别。这样子不仅少了些元器件更加的经济，而且电路更简单，在后面画PCB图时会省去很大的的麻烦，后来在实验的过程中也确实证明了这一点。（2）计数电路 计数电路分别有二十四进制和六十进制的计数器电路组成，对标准脉冲进行计数，用74ls160实现计数，时分电路图如图3、图4所示：时的计数电路实行二十四进制，当到达24小时时，进行清零后又开始新的计数来循环。计数电路通过输入端进行与非后的输出来实现。当秒的计数到达59时，再来一个脉冲时，上升沿触发，进到分的个位，同时秒实行置数。当分的计数到达59，同时秒的计数到达59，再来一个脉冲后，分将进位到时的个位，同时秒与分实现置数，当时计数到23时，秒、分计数到59、59 时，再来一个脉冲将实现整体置数，显示管显示为00 00 00。 图3 二十四进制计数器分秒的计时电路； 通过输入1HZ的脉冲到秒计数器，当第一片计数器到达9时，再下一个脉冲来时到达上升沿时进行进位，秒的十位开始计数，依次循环，当秒的十位到达5、个位到达9时，接着下一个脉冲来时，将进行秒到分的进位，分实行六十进制后，再进位到时图4 六十进制计数器2 计数器工作原理：（3）显示电路 显示器电路由七段显示译码器和电阻构成，用于将时分秒以十进制数码显示出来。译码器是编码的逆过程，能够将输入的每个二进制代码赋予的含义“翻译”过来，给出相应的输出信号，译码器的电路图如图4所示：本次实验所用的为共阴数码管。其电路如图5所示，当给其中某些段落加有一定驱动电压或电流时，这些段会发光，把输入的二-十进制代码转换成十进制码，显示出相应的十进制数码。图5 译码显示电路图对电路中的主要元件及功能介绍a.译码器74LS48译码器是一个多输入、多输出的组合逻辑电路。它的工作是把给定的代码进行“翻译”，变成相应的状态，使输出通道中相应的一路有信号输出。译码器在数字系统中有广泛的用途，不仅用于代码的转换、终端的数字显示，还用于数字分配，存储器寻址和组合控制信号等。译码器可以分为通用译码器和显示译码器两大类。在电路中用的译码器是共阴极译码器74LS48用74LS48输入的8421BCD码ABCD译成七段输出a-g，再由七段数码管显示相应的数。管脚LT、RBI、BI/RBO都是低电平是起作用，作用分别为：LT为灯测检查，用LT可检查七段显示器个字段是否能正常被点燃。BI是灭灯输入，可以使显示灯熄灭。RBI是灭零输入，可以按照需要将显示的零予以熄灭。BI/RBO是共用输出端，RBO称为灭零输出端，可以配合灭零输出端RBI，在多位十进制数表示时，把多余零位熄灭掉，以提高视图的清晰度。b.显示器在此电路图中所用的显示器是共阴极形式，阴极必须接地线。Dpy Blue-CC 的管脚功能图如图7所示：图7 数码管（4）电源适配器电路 本次试验配备了一个电源适配器，用适配器直接接220V电源，另一端接数字钟即可用，所以本试验没有电源适配器电路。 （5） 校时电路由于设置时所导致的时间误差，通常使数字钟上锁显示都是时间与标准时间不一致，这时就需要用校时电路对时和分进行单独校时，将时间调到标准时间。校时电路通过一个开关与外电路连接。外电路是用一个琴键开关连接电源和地线，中间用了一个保护电阻。当开关打到校时电路时，电路是低电平，每按一次琴键开关就产生一个高电平，即产生一个上升沿脉冲，令计数器加1，从而达到校时功能。其电路如图如下。图 9 校时电路原理图 如上图，开关S2接上端时正常计数，接下端是进入校时电路。当琴键开关没按下时，输入S2的是低电平，当琴键开关按下时，输入S2的是高电平，从而达到每按一下琴键开关即输出一个脉冲的效果，达到校时的功能。结合上述的电路，可得出完整的电路： 整体电路的PCB图 2、方案分析： 该方案采用555定时器产生1Hz的脉冲信号作为信号输入，时钟计数部分用六片74LS160进行设计，分别实现时的二十四进制和分、秒的六十进制。校时电路部分采用两个双刀双掷开关来控制，当开关打到琴键开关端时，计数器停止计数，电路进行校时，每按一次记一个数，直到校时完成，将开关打到进位脉冲端，计数器进行正常计数。显示电路用六片共阴数码管构成，分别用来显示时、分、秒。设计该方案的脉冲部分是通过了解当555定时器连接不同阻值的电阻和电容可以产生不通频率的脉冲，在实验时通过脉冲电路可以方便的得到所需的脉冲。在计数