计算机组成原理实验课程实 验 报 告 实验题目 组成原理上机实验 班 级 1237-小 姓 名 学 号 时 间 2014年5月 成 绩 实验一 基本运算器实验1. 实验目的（1） 了解运算器的组成原理（2） 掌握运算器的工作原理2. 实验内容输入数据，根据运算器逻辑功能表1-1进行逻辑、移位、算术运算,将运算结果填入表1-2。表 1-1 运算器逻辑功能表运算类型ABS3 S2 S1 S0CN结果逻辑运算65A70 0 0 0XF=( 65 ) FC=( ) FZ=( )65A70 0 0 1XF=( A7 ) FC=( ) FZ=( )0 0 1 0XF=( ) FC=( ) FZ=( )0 0 1 1XF=( ) FC=( ) FZ=( )0 1 0 0XF=( ) FC=( ) FZ=( )移位运算0 1 0 1XF=( ) FC=( ) FZ=( )0 1 1 00F=( ) FC=( ) FZ=( )1F=( ) FC=( ) FZ=( )0 1 1 10F=( ) FC=( ) FZ=( )1F=( ) FC=( ) FZ=( )算术运算1 0 0 0XF=( ) FC=( ) FZ=( )1 0 0 1XF=( ) FC=( ) FZ=( ) 1 0 1 0（FC=0）XF=( ) FC=( ) FZ=( ) 1 0 1 0（FC=1）XF=( ) FC=( ) FZ=( )1 0 1 1XF=( ) FC=( ) FZ=( )1 1 0 0XF=( ) FC=( ) FZ=( )1 1 0 1XF=( ) FC=( ) FZ=( )表1-2 运算结果表3. 实验原理本实验的原理如图1-1所示。运算器内部含有三个独立运算部件，分别为算术、逻辑和移位运算部件，要处理的数据存于暂存器 A 和暂存器 B，三个部件同时接受来自 A 和 B 的数据（有些处理器体系结构把移位运算器放于算术和逻辑运算部件之前，如 ARM），各部件对操作数进行何种运算由控制信号 S3S0和 CN 来决定，任何时候，多路选择开关只选择三部件中一个部件的结果作为 ALU 的输出。如果是影响进位的运算，还将置进位标志 FC，在运算结果输出前，置 ALU 零标志。ALU 中所有模块集成在一片 CPLD 中。图 1-1 运算器原理图逻辑运算部件由逻辑门构成，较为简单，而后面又有专门的算术运算部件设计实验，在此对这两个部件不再赘述。移位运算采用的是桶形移位器，一般采用交叉开关矩阵来实现，交叉开关的原理如图1-2所示。图1-2中显示的是一个 4X4 的矩阵（系统中是一个 8X8 的矩阵）。每一个输入都通过开关与一个输出相连，把沿对角线的开关导通，就可实现移位功能，即：(1)对于逻辑左移或逻辑右移功能，将一条对角线的开关导通，这将所有的输入位与所使用的输出分别相连,而没有同任何输入相连的则输出连接 0。(2)对于循环右移功能，右移对角线同互补的左移对角线一起激活。例如，在 4 位矩阵中使用右 1和左 3对角线来实现右循环 1 位。(3)对于未连接的输出位，移位时使用符号扩展或是 0 填充，具体由相应的指令控制。使用另外的逻辑进行移位总量译码和符号判别。运算器部件由一片 CPLD 实现。ALU 的输入和输出通过三态门 74LS245 连到 CPU 内总线上，另外还有指示灯标明进位标志 FC 和零标志 FZ。请注意：实验箱上凡丝印标注有马蹄形标记 ，表示这两根排针之间是连通的。图中除 T4 和 CLR，其余信号均来自于 ALU 单元的排线座，实验箱中所有单元的 T1、T2、T3、T4 都连接至控制总线单元的 T1、T2、T3、T4，CLR 都连接至 CON 单元的 CLR 按钮。T4 由时序单元的 TS4 提供（时序单元的介绍见附录二），其余控制信号均由 CON 单元的二进制数据开关模拟给出。控制信号中除 T4 为脉冲信号外，其余均为电平信号，其中 ALU_B 为低有效，其余为高有效。暂存器 A 和暂存器 B 的数据能在 LED 灯上实时显示，原理如图1-3 所示（以 A0 为例，其线路连接图它相同）。进位标志 FC、零标志 FZ 和数据总线 D7D0 的显示原理也是如此。图1-3 A0显示原理图运算器的逻辑功能表如表1-1 所示，其中 S3 S2 S1 S0 CN 为控制信号，FC 为进位标志，FZ 为运算器零标志，表中功能栏内的 FC、FZ 表示当前运算会影响到该标志。4.实验结果运算类型ABS3 S2 S1 S0CN结果逻辑运算65A70 0 0 0XF=( 65 ) FC=( 0 ) FZ=( )65A70 0 0 1XF=( A7 ) FC=( 0 ) FZ=( )0 0 1 0XF=( 26 ) FC=( 0 ) FZ=( )0 0 1 1XF=( E7 ) FC=( 0 ) FZ=( )0 1 0 0XF=( 9A ) FC=( 0 ) FZ=( )移位运算0 1 0 1XF=( CA ) FC=( 1 ) FZ=( )0 1 1 00F=( 32 ) FC=( 1 ) FZ=( )1F=( B2 ) FC=( 1 ) FZ=( )0 1 1 10F=( CA) FC=( 0 ) FZ=( )1F=(CA ) FC=( 0 ) FZ=( )算术运算1 0 0 0XF=( 65 ) FC=( 1 ) FZ=( )1 0 0 1XF=( 0C ) FC=( 1 ) FZ=( ) 1 0 1 0（FC=0）XF=( 33 ) FC=( 1 ) FZ=( ) 1 0 1 0（FC=1）XF=( 0D ) FC=( 1 ) FZ=( )1 0 1 1XF=(BE ) FC=( 1 ) FZ=( )1 1 0 0XF=( 64 ) FC=( 0 ) FZ=( )1 1 0 1XF=( 66 ) FC=( 0 ) FZ=( )5.实验心得通过本次试验，了解了运算器的组成原理和工作原理，初步了解这门实验课的方法和步骤等，这只是一次很简单的实验，为的就是为后面几次相对比较复杂的实验打下坚实的基础，以便于更好的学习。实验二 静态随机存储器实验1. 试验目的掌握静态随机存储器RAM工作特性及数据的读写方法2.实验内容1. 向存储器中指定的地址单元输入数据,地址先输入AR寄存器，再将数据送入总线后，存到指定的存储单元，观察数据在各部件上的显示结果。2. 从存储器中指定的地址单元读出数据, 地址先输入AR寄存器, 读出的数据送入总线, 观察数据在各部件上的显示结果。3.实验原理实验所用的静态存储器由一片 6116（2K8bit）构成（位于 MEM 单元），如图 2-1 所示。6116 有三个控制线：CS（片选线）、OE（读线）、WE（写线），其功能如表 2-1 所示，当片选有效（CS=0）时，OE=0 时进行读操作，WE=0 时进行写操作，本实验将 CS 常接地。由于存储器（MEM）最终是要挂接到 CPU 上，所以其还需要一个读写控制逻辑，使得 CPU能控制 MEM 的读写，实验中的读写控制逻辑如图 2-2 所示，由于 T3 的参与，可以保证 MEM的写脉宽与 T3 一致，T3 由时序单元的 TS3 给出（时序单元的介绍见附录 2）。IOM 用来选择是对 I/O 还是对 MEM 进行读写操作，RD=1 时为读，WR=1 时为写。如表2-2所示。表 2-1 SRAM 6116 功能表 图 2-2 读写控制逻辑表 2-2 读写逻辑控制表IOMWRRDINOUTMEM110有效101有效010写001读实验原理图如图 2-3 所示，存储器数据线接至数据总线，数据总线上接有 8 个 LED 灯显示 D7D0 的内容。地址线接至地址总线，地址总线上接有 8 个 LED 灯显示 A7A0 的内容，地址由地址锁存器（74LS273，位于 PC&AR 单元）给出。数据开关（位于 IN 单元）经一个三态门（74LS245）连至数据总线，分时给出地址和数据。地址寄存器为 8 位，接入 6116 的地址A7A0，6116 的高三位地址 A10A8 接地，所以其实际容量为 256 字节。实验箱中所有单元的时序都连接至时序与操作台单元，CLR 都连接至 CON 单元的 CLR 按钮。实验时 T3 由时序单元给出，其余信号由 CON 单元的二进制开关模拟给出，其中 IOM 应为低（即 MEM 操作），RD、WR 高有效，MR 和 MW 低有效，LDAR 高有效。图 2-3 存储器实验原理图4.实验心得 通过本次试验，了解了静态随机存储器RAM工作特性及数据的读写方法，同时知道了组成原理的理论课也很重要，没有理论课的基础，实验时就不知道怎么弄了，只有把理论和实践结合起来才能学好这门课。实验三 系统总线与总线接口1. 实验目的（1） 理解总线的概念及其特性（2） 掌握控制总线的功能和应用2. 实验内容1、 输入设备将一个数打入 R0 寄存器。2、 输入设备将另一个数打入地址寄存器。3、 将 R0 寄存器中的数写入到当前地址的存储器中。4、将当前地址的存储器中的数用 LED 数码管显示。3. 实验原理实验接线图由于存储器和输入、输出设备最终是要挂接到外部总线上，所以需要外部总线提供数据信号、地址信号以及控制信号。在该实验平台中，外部总线分为数据总线、地址总线、和控制总线，分别为外设提供上述信号。外部总线和 CPU 内总线之间通过三态门连接，同时实现了内外总线的分离和对于数据流向的控制。地址总线可以为外部设备提供地址信号和片选信号。表 3-2 读写逻辑控制表IOMWRRDINOUT