数字电子技术课程设计方案一、 本课程设计的地位和作用数字电子技术课程设计是电子技术基础教学中的一个实践环节,它使学生自己通过设计和搭建一个实用电子产品雏形,巩固和加深在数字电子技术课程中的理论基础和实验中的基本技能,训练电子产品制作时的动手能力。通过该课程设计，设计出符合任务要求的电路,掌握通用电子电路的一般设计方法和步骤，训练并提高学生在文献检索、资料利用、方案比较和元器件选择等方面的综合能力,同时为毕业设计和毕业以后从事电子技术方面的科研和开发打下一定的基础。 二、课程设计的目的和要求1. 能够较全面地巩固和应用“数字电子技术”课程中所学的基本理论和基本方法，并初步掌握小型数字系统设计的基本方法。2. 能合理、灵活地应用各种标准集成电路（SSI、MSI、LSI等）器件实现规定的数字系统。3. 培养独立思考、独立准备资料、独立设计规定功能的数字系统的能力。4.培养独立进行实验，包括电路布局、安装、调试和排除故障的能力。5.培养书写综合设计实验报告的能力。三、课程设计的基本要求根据设计任务，从选择设计方案开始，进行电路设计；选择合适的器件，画出设计电路图；通过安装、调试，直至实现任务要求的全部功能。对电路要求布局合理，走线清晰，工作可靠，经验收合格后，写出完整的课程设计报告。四、课程设计的具体步骤 电子电路的一般设计方法和步骤是：分析设计任务和性能指标，选择总体方案，设计单元电路，选择器件，计算参数，画总体电路图。进行仿真试验和性能测试。实际设计过程中往往反复进行以上各步骤，才能达到设计要求，需要灵活掌握。 1. 总体方案选择 设计电路的第一步就是选择总体方案，就是根据提出的设计任务要求及性能指标，用具有一定功能的若干单元电路组成一个整体，来实现设计任务提出的各项要求和技术指标。设计过程中，往往有多种方案可以选择，应针对任务要求，查阅资料，权衡各方案的优缺点，从中选优。 2. 单元电路的设计 2.1 设计单元电路的一般方法和步骤 A.根据设计要求和选定的总体方案原理图，确定对各单元电路的设计要求，必要时应详细拟定主要单元电路的性能指标。 B.拟定出各单元电路的要求后，对它们进行设计。 C. 单元电路设计应采用符合的电平标准。 2.2 元器件的选择 针对数字电路的课程设计，在搭建单元电路时，对于特定功能单元选择主要集成块的余地较小。比如时钟电路选555，转换电路选0809，译码及显示驱动电路也都相对固定。但由于电路参数要求不同，还需要通过选择参数来确定集成块型号。一个电路设计，单用数字电路课程内容是不够的，往往同时掺有线性电路元件和集成块，因此还需对相应内容熟悉，比如运算放大器的种类和基本用法，集成比较器和集成稳压电路的特性和用法。总之，构建单元电路时，选择器件的电平标准和电流特性很重要。普通的门电路、时序逻辑电路、组合逻辑电路、脉冲产生电路、数模和模数转换电路、采样和存储电路等，参数选择恰当可以发挥其性能并节约设计成本。 单元电路设计过程中，阻容元件的选择也很关键。它们的种类繁多，性能各异。优选的电阻和电容辅助于数字电路的设计可以使其功能多样化、完整化。 3. 单元电路调整与连调 数字电路设计以逻辑关系为主体，因此各单元电路的输入输出逻辑关系与它们之间的正确传递决定了设计内容的成败。具体步骤要求每一个单元电路都须经过调整，有条件情况下可应用逻辑分析仪进行测试，确保单元正确。各单元之间的匹配连接是设计的最后步骤，主要包含两方面，分别是电平匹配和驱动电流匹配。它也是整个设计成功的关键一步。 4. 衡量设计的标准工作稳定可靠；能达到预定的性能指标，并留有适当的余量；电路简单，成本低，功耗低；器件数目少，集成体积小，便于生产和维护。五、课程设计报告要求课程设计报告应包括以下内容：1. 对设计课题进行简要阐述。2. 设计任务及其具体要求。3. 总体设计方案方框图及各部分电路设计（含各部分电路功能、输入信号、输出信号、电路设计原理图及其功能阐述、所选用的集成电路器件等）。4. 整机电路图（电路图应用标准逻辑符号绘制，电路图中应标明接线引出端名称、元件编号等）。5. 器件清单。6. 调试结果记录。7. 总结与体会。课程设计报告应内容完整、字迹工整、图表整齐、数据详实。5.1 数字电子钟逻辑电路设计5.1.1简述数字电子钟是一种用数字显示秒、分、时、日的计时装置，与传统的机械钟相比，它具有走时准确，显示直观、无机械传动装置等优点，因而得到了广泛的应用。小到人们日常生活中的电子手表，大到车站、码头、机场等公共场所的大型数显电子钟。数字电子钟的电路组成方框图如图1.1所示。图1.1 数字电子钟框图由图1.1可见，数字电子钟由以下几部分组成：石英晶体振荡器和分频器组成的秒脉冲发生器；校时电路；六十进制秒、分计数器，二十四进制（或十二进制）计时计数器；秒、分、时的译码显示部分等。5.1.2设计任务和要求用中、小规模集成电路设计一台能显示日、时、分、秒的数字电子钟，要求如下：1. 由晶振电路产生1Hz标准秒信号。2. 秒、分为0059六十进制计数器。3. 时为0023二十四进制计数器。4. 周显示从1日为七进制计数器。5. 可手动校时：能分别进行秒、分、时、日的校时。只要将开关置于手动位置，可分别对秒、分、时、日进行手动脉冲输入调整或连续脉冲输入的校正。6. 整点报时。整点报时电路要求在每个整点前呜叫五次低音（500Hz），整点时再呜叫一次高音（1000Hz）。5.1.3 可选用器材1. 通用实验底板2. 直流稳压电源3. 集成电路：CD4060、74LS74、74LS161、74LS248及门电路4. 晶振：32768 Hz5. 电容：100F/16V、22pF、322pF之间6. 电阻：200、10K、22M7. 电位器：2.2K或4.7K8. 数显：共阴显示器LC5011-119. 开关：单次按键10. 三极管：805011. 喇叭：1 W /4，85.1.4 设计方案提示根据设计任务和要求，对照数字电子钟的框图，可以分以下几部分进行模块化设计。1. 秒脉冲发生器脉冲发生器是数字钟的核心部分，它的精度和稳定度决定了数字钟的质量，通常用晶体振荡器发出的脉冲经过整形、分频获得1Hz的秒脉冲。如晶振为32768 Hz，通过15次二分频后可获得1Hz的脉冲输出，电路图如图1.2所示。图1.2 秒脉冲发生器2. 计数译码显示秒、分、时、日分别为60、60、24、7进制计数器、秒、分均为60进制，即显示0059，它们的个位为十进制，十位为六进制。时为二十四进制计数器，显示为0023，个位仍为十进制，而十位为三进制，但当十进位计到2，而个位计到4时清零，就为二十四进制了。周为七进制数，按人们一般的概念一周的显示日期“日、1、2、3、4、5、6”，所以我们设计这个七进制计数器，应根据译码显示器的状态表来进行，如表1.1所示。按表1.1状态表不难设计出“日”计数器的电路（日用数字8代替）。所有计数器的译码显示均采用BCD七段译码器，显示器采用共阴或共阳的显示器。Q4 Q3 Q2 Q1显示1 0 0 0日0 0 0 110 0 1 020 0 1 130 1 0 040 1 0 150 1 1 06表1.1 状态表3. 校时电路在刚刚开机接通电源时，由于日、时、分、秒为任意值，所以，需要进行调整。置开关在手动位置，分别对时、分、秒、日进行单独计数，计数脉冲由单次脉冲或连续脉冲输入。4. 整点报时电路当时计数器在每次计到整点前六秒时，需要报时，这可用译码电路来解决。即当分为59时，则秒在计数计到54时，输出一延时高电平去打开低音与门，使报时声按500Hz频率呜叫5声，直至秒计数器计到58时，结束这高电平脉冲；当秒计数到59时，则去驱动高音1KHz频率输出而鸣叫1声。5.1.5参考电路数字电子钟逻辑电路参考图如图1.3所示。图1.3 数字电子钟逻辑电路参考图5.1.6 参考电路简要说明1. 秒脉冲电路由晶振32768Hz经14分频器分频为2Hz，再经一次分频，即得1Hz标准秒脉冲，供时钟计数器用。2. 单次脉冲、连续脉冲这主要是供手动校时用。若开关K1打在单次端，要调整日、时、分、秒即可按单次脉冲进行校正。如K1在单次，K2在手动，则此时按动单次脉冲键，使周计数器从星期1到星期日计数。若开关K1处于连续端，则校正时，不需要按动单次脉冲，即可进行校正。单次、连续脉冲均由门电路构成。3. 秒、分、时、日计数器这一部分电路均使用中规模集成电路74LS161实现秒、分、时的计数，其中秒、分为六十进制，时为二十四进制。从图3中可以发现秒、分两组计数器完全相同。当计数到59时，再来一个脉冲变成00，然后再重新开始计数。图中利用“异步清零”反馈到/CR端，而实现个位十进制，十位六进制的功能。时计数器为二十四进制，当开始计数时，个位按十进制计数，当计到23时，这时再来一个脉冲，应该回到“零”。所以，这里必须使个位既能完成十进制计数，又能在高低位满足“23”这一数字后，时计数器清零，图中采用了十位的“2”和个位的“4”相与非后再清零。对于日计数器电路，它是由四个D触发器组成的（也可以用JK触发器），其逻辑功能满足了表1，即当计数器计到6后，再来一个脉冲，用7的瞬态将Q4、Q3、Q2、Q1置数，即为“1000”，从而显示“日”（8）。4译码、显示译码、显示很简单，采用共阴极LED数码管LC5011-11和译码器74LS248，当然也可用共阳数码管和译码器。5. 整点报时当计数到整点的前6秒钟，此时应该准备报时。图3中，当分计到59分时，将分触发器QH置1，而等到秒计数到54秒时，将秒触发器QL置1，然后通过QL与QH相与后再和1s标准秒信号相与而去控制低音喇叭呜叫，直至59秒时，产生一个复位信号，使QL清0，停止低音呜叫，同时59秒信号的反相又和QH相与后去控制高音喇叭呜叫。当计到分、秒从59：5900：00时，呜叫结束，完成整点报时。6. 呜叫电路呜叫电路由高、低两种频率通过或门去驱动一个三极管，带动喇叭呜叫。1KHz和500Hz从晶振分频器近似获得。如图中CD4060分频器的输出端Q5和Q6。Q5输出频率为1024Hz，Q6输出频率为512Hz。实验项目名称：数字电子钟逻辑电路设计实验日期： 实验室： 指导老师： 一、实验目的：1、锻炼学生利用Proteus设计数字电路的能力；2、研究数字电子钟逻辑电路设计的特点和性能指标的测试方法；3、了解数字电子钟逻辑电路设计的使用方法。二、设计报告：1、学习过的课程知识点；2、翻阅过的参考书；3、设计图的工作原理4、用Proteus设计的原理图、仿真结果、实物照片。（打印黏贴在实验报告上）三、实验所需设备和器材（可自行选择）1. 通用实验底板 2. 直流稳压电源3. 集成电路：CD4060、74LS74、74LS161、74LS248及门电路4. 晶振：32768 Hz 5. 电容：100F/16V、22pF、322pF之间6. 电阻：200、10K、2