实验组合逻辑电路（半加器全加器及逻辑运算） 2 一、实验目的 1.掌握组合逻辑电路的功能测试。 2.验证半加器和全加器的逻辑功能。 3.学会二进制数的运算规律。 二、实验仪器及材料 1.Dais 或 XK 实验仪 一台 一台 2.万用表 3 片 3.器件： 74LS00 三输入端四与非门 1 三输入端四与或门 片74LS86 1 四输入端双与或门 片 74LS55 三、预习要求 1.预习组合逻辑电路的分析方法。 2.预习用与非门和异或门构成的半加器、全加器的工作原理。 3.学习二进制数的运算。 四、实验内容 组合逻辑电路功能测试。1. 图 21 用 2 片 74LS00 组成图 21 所示逻辑电路。为便于接线和检查，在图中要注明芯片 编号及各引脚对应的编号。 图中 A、B、C 接电平开关，Y1、Y2 接发光管显示。 按表 21 要求，改变 A、B、C 的状态填表并写出 Y1、Y2 逻辑表达式。 将运算结果与实验比较。 表 21 输 入 出输 A B C Y1 Y20 0 0 0 00 01 0 10 1 11 11 1 1 1 11 1 01 01 0 0 1 11 0 11 00 1 0 1 0 (5)实验过程及实验图： ）连线图：1 ）实验图：2 (6)实验总结： 用两片 74ls00 芯片可实现如图电路功能 测试用异或门（）和与非门组成的半加器的逻辑功能。74LS862. 根据半加器的逻辑表达式可知，半加器 Y 是 A、B 的异或，而进位 Z 是 A、B 相与， 故半加器可用一个集成异或门和二个与非门组成如图 22。 图 22 在实验仪上用异或门和与门接成以上电路。A、B 接电平开关 S，Y、Z 接电平显示。 按表 22 要求改变 A、B 状态，填表。 表 22 输入端A 0 1 0 1 B0 0 1 1 输出端 Y 0 1 10 Z 0 0 01 （3）实验过程及实验图： ）管脚图：1 2）实验图 （4）实验总结：用异或门（74LS86）和与非门可组成半加器 测试全加器的逻辑功能。3. 写出图 23 电路的逻辑表达式。 根据逻辑表达式列真值表。 的卡诺图。 SiCi 根据真值表画逻辑函数 Bi Ai Bi,Ci-1 Bi,Ci-110 01 00 11 11 00 01 10 00 10 0 0 01 01 111 0 1 1 1 010 Si= Ci= 2 3图 各点状态。3填写表 2 3表 2 Ai Bi Ci-1 Y ZX1 X2 X3 Si Ci 0 0 0 00 1 1 1 0 0 0 01 0 1 11 0 1 0 1 0 0 10 1 0 1 10 1 101 10 11 0 1 0 01 1 0 10 1 10 0 11 1 1 0 1 11 1 1 1 00 0 11 1 01 1 11 0 11 10 0 1 按原理图选择与非门并接线进行测试，将测试结果记入表 24，并与上表进行比较 看逻辑功能是否一致。 表 24 Ai Bi Ci-1 Ci Si 0 0 0 0 0 01 00 1 10 0 0 1 1 1 01 0 0 01 01 0 11 10 1 01 1 0 1 1 11 1 （6）实验过程及实验图： ）引脚图：1 2）实验图： （7）实验总结： 3 个 74ls00 芯片可构成全加器 测试用异或、与或和非门组成的全加器的逻辑功能。4. 全加器可以用两个半加器和两个与门一个或门组成，在实验中，常用一块双异或门、一 个与或门和一个非门实现。 画出用异或门、与或非门和与门实现全加器的逻辑电路图,写出逻辑表达式。 找出异或门、与或非门和与门器件，按自己画出的图接线。接线时注意与或非门中不 用的与门输入端接地。 当输入端 Ai、Bi、Ci1 为下列情况时，用万用表测量 Si 和 Ci 的电位并将其转为逻 。52 辑状态填入表 表 25 输 入 端 Ai0 0 0 0 1 11 1Bi 0 01 1 0 0 1 1 Ci-10 10 10 10 1 输 出Si 0 11 01 00 1 Ci0 00 10 1 1 1 （4）实验过程及实验图： Si=ABC Ci=AB+BC+AC 引脚图： 实验图： 实验触发器 3 一、实验目的 1熟悉并掌握 RS、D、JK 触发器的构成，工作原理和功能测试方法。 2学会正确使用触发器集成芯片。 3了解不同逻辑功能 FF 相互转换的方法。 二、实验仪器及材料 1 双踪示波器 一台 一台 XK 实验仪 2 Dais 或 1 二输入端四与非门器件 74LS00 片 31 74LS74 双D 触发器片 1触发器 片 74LS112 双J-K 实验内容二、 R 功能测试：SFF基本1. 的电路如图R-SFF与非门首尾相接构成的基本两个 TTL 3所示。1 ，试按下面的顺序在 /Sd/Rd端加信号： /Sd=0 /Rd=1 /Sd=1/Rd=1 /Sd=1/Rd=0 /Sd=1/Rd=1 中，并说明在上述各种输入 13 端的状态，将结果填入下表 /Q、Q 的 FF 观察并记录执行的功能？ FF状态下， 图 3-1 基本 RSFF 电路 3-1 表 /Sd /Rd Q /Q 逻辑功能0 1 1 0 1置 11 1 0 保持 10 0 1 0置 1 1 0 1 保持 /Sd 接低电平，/Rd 端加脉冲。 /Sd 接高电平，/Rd 端加脉冲。 令/Rd=/Sd，/Sd 端加脉冲。 记录并观察、三各情况下，Q、/Q 端的状态。从中你能否总结出基本 R-SFF 的 Q、/Q 端的状态改变和输入端 Sd，Rd 的关系。 当/Sd，/Rd 都接低电平时，观察 Q、/Q 端的状态。当/Sd，/Rd 同时由低电平跳为高 电平时，注意观察 Q、/Q 端的状态。重复 35 次看 Q、/Q 端的状态是否相同，以正确理解 “不定”状态的含义。 （6）实验过程： 1）引脚图： ）实验图：2 2维持一阻塞型 D 发器功能测试。 双 D 型正沿边维持一阻塞型触发器 74LS74 的逻辑符号如图 32 所示 图 3-2 DFF 逻辑符号 图中/Sd，/Rd 为异步置位 1 端，置 0 端（或称异步置位，复位端）。CP 为时钟脉冲端。 试按下面步骤做实验： 分别在/Sd，/Rd 端加低电平，观察并记录 Q、/Q 端的状态。 令/Sd，/Rd 端为高电平，D 端分别接高，低电平，用点动脉冲作为 CP，观察并记录 当 CP 为 0、1、时 Q 端状态的变化。 当/Sd=/Rd=1、CP=0（或 CP=1），改变 D 端信号，观察 Q 端的状态是否变化？整理 上述实验数据，将结果填入下表 32 中。 /Sd=/Rd=1，将 D 和 Q 端相连，CP 加连续脉冲，用双踪示波器观察并记录 Q 相对于 CP 的波形。 表