ULSI互连布线国内外发展现状及未来趋势摘要：采用理论分析的方法讲述了ULSI互连布线的国内外发展现状以及未来发展趋势，以及 ULSI互连布线所遇到的问题，以及在材料方面的解决方法，包括互连布线从Al到Cu的发展，并对L ow -K介质与Cu连线的原理与应用现状进行了分析，以及对国内外超大规模互连布线未来发展的展望。关键词：互连集成技术，Cu互连，低K介质1.引言 18世纪中叶，工业革命将人类从农业时代带到了工业时代，近50年电子产业的发展使人类进人了信息时代。1946年，第一台重30吨，占地17。平方米的计算机“埃尼克”诞生，1947年晶体管的发明揭开了微电子发展的序幕，同时为1958年集成电路的问世莫定了基础。集成电路(IC)推动了微电子的发展，是信息产业的基础。1971年微处理器(集成电路)的诞生是计算机发展史上的一个重要里程碑，90年代，以集成电路为基础的多媒体和因特网的发展推动着人类从工业经济向知识经济发展，促进了信息产业的高速发展。据统计，信息产业正每年以30%的速度增长，1990年产值是1489亿美元，1995年为6400亿美元，估计2000年超过了1万亿美元，成为全球第一大产业。世界发达国家的信息产业已占GDP(国内生产总值)的10%以上。早在1995年，美国、日本、法国、英国等国的信息技术出口就已占全球市场的77%。现在因特网已经渗透到社会各个领域，且正以每年100%的速度发展。全球十强公司，半数与信息产业有关。事实上，集成电路已成为了信息产业的重要支撑。集成电路自诞生以来，经历了小规模集成(SSI)、中规模集成(MSI)，大规模集成(LSI)的发展阶段，目前已进人超大规模(VLSI)和特大规模(VLSI)阶段，是一个片上系统(SOC-System on Chip)时代。 集成电路对现代经济和科学技术的发展有着十分重要的影响。为了适应数字化技术和信息产业的需要，集成电路在器件集成度、速度和可靠性方面还要大幅度提高。今后1年中半导体存储器将从集成数亿元件向集成数千亿元件发展，微处理芯片等将从集成数百万晶体管向集成数十亿晶体管发展，工作频率将从数百兆赫向数千兆赫发展。应用不断更新的微细加工技术实现器件尺寸微小型化，仍是今后集成电路进步的主要途径。现在的高端微处理器集成了超过2千万个晶体管，时钟频率达1 GHz。当特征尺寸减小到100 nm时，微处理器芯片将包括多达2亿个晶体管，时钟频率为2 GHz，甚至更高，集成如此之多的器件，必然使互连系统的复杂性增加。互连系统是由一些提供电力、输人和输出、地线、适时信号的导线组成。目前，用来连接晶体管的高密度互连线分布在(68)层。对于随机逻辑电路来说，互连部分的数量N随着器件数量的增加而线性增长，可表示为其中，N负载是一个门的平均负载数，N门为(逻辑)门的个数，K为经验常数。为了适应集成电路芯片制造技术日益提高的要求，多层互连体系的结构、材料和工艺集成是当前半导体器件制造技术最受重视和最为活跃的研究课题之一。人们预计，随着器件加工向0. 1 hem和更小尺寸发展，必须用越来越多层次的互连技术。按照目前国际一般公认的半导体技术发展趋势，到2012年，用0. 05 m加工技术制造的特大规模集成电路将需要多达9层的多层互连体系。要掌握高可靠小尺寸器件的多层互连技术，就需要深人研究开发有关的多层互连结构，适合的金属互连和介质绝缘薄膜材料，以及相应的薄膜淀积、刻蚀、平坦化等工艺。下面本文就多层互连体系目前面临的问题以及解决方案做讨论。2.ULSI互连布线所遇到的问题和解决方法互连技术中所面临的技术和物理限制的挑战主要有互连技术获得巨大进步的关键在于几种新材料和新工艺的出现。没有这些变化，现代的平面多层互连结构是不可能出现的。从历史上看，在上世纪七十年代，多晶硅和铝布线技术在超大规模电路( VLSI)中开始被广泛使用。到八十年代，集成电路的设计者们已经可以设计长达100微米的多晶硅导线。两种加工技术的出现促进了多层金属互连的发展:一个是在金属层之间用PCVD的方法沉积介质材料。PCVD的工作温度较低，适合铝布线;另一个是层间介质层(IID)的平面化。平面化工艺使得ILD表面平整光滑，为下一层金属的沉积作准备。在八十年代末到九十年代初发生突破性的进展，反应溅射TiN，化学气相沉积钨(CVD-W)插头和化学机械抛光(CMP)的应用促使集成电路特征尺寸进一步下降，金属布线层数增加到(3一5)层。在A1导线上用反应溅射的方法再涂覆一层TiN，增加A1导线的抗电迁移和抗应力迁移性能;CVD-W插头的使用进一步减小了互连面积;CMP工艺可以进行表面整体平整化，同时能够阻止表面外形的变化和缺陷的产生。表1为互连技术发展历史的简要总结。然而随着集成电路的集成度越来越高，设备尺寸变得越来越小，互连设计也必须紧跟这个趋势。特征尺寸小于180 nm时，互连线的本质变化就在所难免了，尺寸减小了，布线密度增加了。更长的互连导线导致了高电阻，而与此同时，线间空间的减少会引起藕合电容和串扰的显著增加。如图1所示，当特征尺寸很小时，是R( resistance) C( capacitance)互连延迟而不是内部延迟决定着芯片的性能。从选材的角度看，减小这种延迟的方法之一是用金属铜布线代替传统的金属铝。CU的优点是电阻率低，为1.7/cm，仅为铝的60% ; Cu发生电迁移的电流密度上限为5 x 106A/cm2，而铝的上限为2 x 105A/cm2; Cu的应力特性也远好于Al，因此和铝相比，Cu的可靠性更高。可是由于Cu不能产生挥发性的氯化物，因此很难用常规的反应离子刻蚀(RiE)的方法来刻蚀互连线图形，所以目前的铜布线多采用大马士革镶嵌工艺。在镶嵌过程中，先在介质层上刻蚀所需沟槽和通孔，然后沉积一层阻挡层(有时介质层也可充当阻挡层)，再把Cu沉积在这些沟槽或通孔中。最后用化学机械抛光的方法(CMP)对互连线作整体平整化，去掉多余的物质。大马士革镶嵌工艺通常有两种，双镶嵌和单镶嵌。所谓双镶嵌工艺是同时制备通孔及本层的工艺连线;而在单镶嵌工艺中，它们是被分别制备的。由于双镶嵌工艺比单镶嵌工艺少大约30%工序，因此最为常用。Cu可以用CVD,溅射、电镀、或者化学镀方法沉积。溅射工艺的台阶覆盖性差;用CVD方法会有杂质在沉积过程中夹杂在薄膜里，且沉积速度慢。而电镀的优势在于设备成本低，工作温度低，薄膜均匀、质量好，对通孔/沟槽的填充能力强。因此，Cu电镀技术是国际上UISI中Cu沉积技术的主流。铜互连在改善器件延迟、提高金属布线的抗电迁移特性等方面的优越性已被越来越多的人们所认识。对于相同的器件，铜布线相对于传统的铝布线可以减小延迟30%左右，抗电迁移能力提高10倍左右。特别是器件特征尺寸越小，铜互连相对于铝互连的优越性越显著。所以铜互连技术将是集成电路器件进人0.13m时代以后的非常理想的可以代替铝互连的布线技术。虽然现在在工艺开发、工艺集成等方面还不是很成熟，还未被广泛使用于集成电路制造中。但随着铜互连工艺的不断优化，相信在不久的将来，它将全面代替铝工艺而被广大的制造厂商所采用。减小互连延迟的另一种方法是用比目前介质材料(常用二氧化硅)的介电常数K更低的材料。这种方法可以使寄生电容、串扰和能源消耗最低。一些新的低K值介质材料可以是有机、硅基、或新出现的一些混合物(包括C和Si)。改变介质层的碳含量或者介质层的孔隙度都可使介质的K值变化。许多芯片厂家希望所有的低K介质用CVD的方法沉积，而其他人可能更喜欢用旋涂(spin-on doping,SOD)工艺来制备介质层。由于包括各种不同因素，因此迄今为止没有任何一种单一的低K值材料被市场广泛接受。表2为低K材料的工艺特点。互连线系统已经成为发展高速、高性能、高密度集成电路的瓶颈。将低介电常数介质(low-k)集成到ULSI互连系统中是当前解决此瓶颈问题的主要研究方向。 Low-K介质与Cu互连技术的出现推动了对集成电路产业的发展。这里对L ow -K介质与Cu连线的原理与应用现状进行了分析，得出今后工C产业中绝缘介质材料与互连引线材料的发展趋势:(1)具有介电常数低，热稳定性好，耐酸碱，易于图形化和腐蚀，机械强度大，可靠性高，击穿场强高，热导率高等特性的Low-K介质将会得到更加广泛的应用。(2)基于大马士革结构的互连技术及相关技术的改进与发展，使得Cu互连技术取代传统A1互连技术成为目前主导的互连技术。3.结束语随着半导体技术迅速更新换代和产业国际化，在研究开发新技术、新产品和新设备的过程中出现了一些新特点:不同企业、研究机构和大学之间，甚至不同国家间的协调和合作趋势正在大大加强。历史上半导体技术是一个竞争激烈的领域，为了解技术发展面临的关键难题.原先相互竞争的企业纷纷采取措施联手协作。如IBM和西门子联发展先进存储器制造技术，Intel和HP合作发展新一代微处理器芯片等等。但近年来，了描述这种日益加强的新趋势和新观念，有人拼造了一个新的英文单词”Coopetition，意为：“为了竞争的合作”。美国为了加强其在半导体技术领域的国际主导地位，自80年代以来不采取措施，建立组织，鼓励联合研究开发工作。在已有的SRC和Sematech基础上，最又组成了称作“电子先进研究公司”，进一步加强产业与大学合作，鼓励、组织和资助大学从事对微电子技术长远发展重要价值的远期课题研究。该公司由产业和美国国防部共同出资。美国14家主要半导体制公司和31家主要半导体设备/材料公司已参与资助这项计划。所以在今后的半导体方面应当前进发展和创造，这是摆在我们面前的迫切任务。要完成这样的任务，我们不能局限于过去的专业范围，而要广泛协作，努力研究，国家足够重视的前提下让竞争和合作并存并且相互促进相互扶持。这样做，半导体材料的前途就更加光明。参考文献1 Mechanical Characterization for Low-k Film of ULSI Interconnects by LSAWs，MaosengBai，20072李炳宗，大规模集成电路多层互连新技术，20033 白宣羽，集成电路的铜互连布线及其扩散阻挡层的研究进展,20044 洪先龙，非直角互连_布线技术发展的新趋势5 闻黎，新型集成电路互连技术铜互连技术，20016 李泽清，超大规模集成电路技术的发展7 王阳元、康晋锋，超深亚微米集成电路中的互连问题低k介质与Cu的互连集成技术，20028 张华健 ,Low-K介质与Cu互连技术在新型布线系统中的应用前景,2013ULSI interconnect wiring status and future development trends at home and abroadAbstract using the method of theoretical analysis of ULSI interconnect cabling development present situation and future development trend both at home and abroad, as well as the ULSI interconnect cabling problems encountered, and the solution in terms of material, including from Al to the development of the Cu interconnect cabling, and L ow - K medium with the principle and application status of Cu wire is analyzed, an