计算机组成原理试卷 一、选择题（共20分，每题1分）1CPU响应中断的时间是_。A中断源提出请求；B取指周期结束；C执行周期结束；D间址周期结束。2下列说法中_是正确的。A加法指令的执行周期一定要访存；B加法指令的执行周期一定不访存；C指令的地址码给出存储器地址的加法指令，在执行周期一定访存；D指令的地址码给出存储器地址的加法指令，在执行周期不一定访存。3垂直型微指令的特点是_。A微指令格式垂直表示；B控制信号经过编码产生；C采用微操作码；D采用微指令码。4基址寻址方式中，操作数的有效地址是_。 A基址寄存器内容加上形式地址（位移量）； B程序计数器内容加上形式地址； C变址寄存器内容加上形式地址；D寄存器内容加上形式地址。5常用的虚拟存储器寻址系统由_两级存储器组成。A主存辅存；BCache主存；CCache辅存；D主存硬盘。6DMA访问主存时，让CPU处于等待状态，等DMA的一批数据访问结束后，CPU再恢复工作，这种情况称作_。A停止CPU访问主存；B周期挪用；CDMA与CPU交替访问；DDMA。7在运算器中不包含_。A状态寄存器；B数据总线；CALU；D地址寄存器。8计算机操作的最小单位时间是_。A时钟周期；B指令周期；CCPU周期；D中断周期。9用以指定待执行指令所在地址的是_。A指令寄存器；B数据计数器；C程序计数器； D累加器。10下列描述中_是正确的。A控制器能理解、解释并执行所有的指令及存储结果；B一台计算机包括输入、输出、控制、存储及算逻运算五个单元；C所有的数据运算都在CPU的控制器中完成；D以上答案都正确。11总线通信中的同步控制是_。A只适合于CPU控制的方式；B由统一时序控制的方式；C只适合于外围设备控制的方式；D只适合于主存。12一个16K32位的存储器，其地址线和数据线的总和是_。A48；B46；C36；D32。13某计算机字长是16位，它的存储容量是1MB，按字编址，它的寻址范围是_。（存储器 5）A512K；B1M；C512KB；D1MB。14以下_是错误的。（输入输出 4）A中断服务程序可以是操作系统模块；B中断向量就是中断服务程序的入口地址；C中断向量法可以提高识别中断源的速度；D软件查询法和硬件法都能找到中断服务程序的入口地址。15浮点数的表示范围和精度取决于_ 。A阶码的位数和尾数的机器数形式；B阶码的机器数形式和尾数的位数；C阶码的位数和尾数的位数；D阶码的机器数形式和尾数的机器数形式。16响应中断请求的条件是_。A外设提出中断；B外设工作完成和系统允许时；C外设工作完成和中断标记触发器为“1”时；DCPU提出中断。17以下叙述中_是错误的。A取指令操作是控制器固有的功能，不需要在操作码控制下完成；B所有指令的取指令操作都是相同的；C在指令长度相同的情况下，所有指令的取指操作都是相同的；D一条指令包含取指、分析、执行三个阶段。18下列叙述中_是错误的。A采用微程序控制器的处理器称为微处理器；B在微指令编码中，编码效率最低的是直接编码方式；C在各种微地址形成方式中，增量计数器法需要的顺序控制字段较短；DCMAR是控制器中存储地址寄存器。19中断向量可提供_。A被选中设备的地址；B传送数据的起始地址；C中断服务程序入口地址；D主程序的断点地址。20在中断周期中，将允许中断触发器置“0”的操作由_完成。A硬件；B关中断指令；C开中断指令；D软件。二、填空题（共20分，每空1分）1在DMA方式中，CPU和DMA控制器通常采用三种方法来分时使用主存，它们是 A 、 B 和 C 。2设 n = 8 （不包括符号位），则原码一位乘需做 A 次移位和最多 B 次加法，补码Booth算法需做 C 次移位和最多 D 次加法。3设浮点数阶码为8位（含1位阶符），尾数为24位（含1位数符），则32位二进制补码浮点规格化数对应的十进制真值范围是：最大正数为 A ，最小正数为 B ，最大负数为 C ，最小负数为 D 。4一个总线传输周期包括 A 、 B 、 C 和 D 四个阶段。5CPU采用同步控制方式时，控制器使用 A 和 B 组成的多极时序系统。6在组合逻辑控制器中，微操作控制信号由 A 、 B 和 C 决定。三、名词解释（共10分，每题2分）1机器周期 2周期挪用 3双重分组跳跃进位 4水平型微指令 5超标量 四、计算题（5分）已知：A = ，B = 求：A+B补五、简答题（15分）1某机主存容量为4M16位，且存储字长等于指令字长，若该机的指令系统具备97种操作。操作码位数固定，且具有直接、间接、立即、相对、基址五种寻址方式。（5分）（1）画出一地址指令格式并指出各字段的作用；（2）该指令直接寻址的最大范围（十进制表示）；（3）一次间址的寻址范围（十进制表示）；（4）相对寻址的位移量（十进制表示）。2控制器中常采用哪些控制方式，各有何特点？ 3某机有五个中断源，按中断响应的优先顺序由高到低为L0,L1,L2,L3,L4，现要求优先顺序改为L4,L2,L3,L0,L1，写出各中断源的屏蔽字。（5分）中断源屏蔽字0 1 2 3 4L0L1L2L3L4 六、问答题（20分）（1）画出主机框图（要求画到寄存器级）；（2）若存储器容量为64K32位，指出图中各寄存器的位数；（3）写出组合逻辑控制器完成 STA X （X为主存地址）指令发出的全部微操作命令及节拍安排。（4）若采用微程序控制，还需增加哪些微操作？七、设计题（10分）设CPU共有16根地址线，8根数据线，并用作访存控制信号（低电平有效），用作读写控制信号（高电平为读，低电平为写）。现有下列存储芯片：1K4位RAM，4K8位RAM，2K8位ROM，以及74138译码器和各种门电路，如图所示。画出CPU与存储器连接图，要求：（1）主存地址空间分配：8000H87FFH为系统程序区；8800H8BFFH为用户程序区。（2）合理选用上述存储芯片，说明各选几片？（3）详细画出存储芯片的片选逻辑。计算机组成原理试题1答案一、选择题（共20分，每题1分）1C 2C 3C 4A 5A 6A 7D8A9C10B11B12B13A14B15C16B17B18A19C20A二、填空题（共20分，每空1分）1A停止 CPU访问主存 B周期挪用CDMA和CPU交替访问主存2A8 B8C8 D93A2127(1-223)B2129C2128(-21-223)D-21274A申请分配阶段 B寻址阶段C传输阶段 D结束阶段5A机器周期B节拍6A指令操作码 B时序 C状态条件三、名词解释（共10 每题2分）1机器周期答：机器周期：基准，存取周期。2周期挪用答：周期挪用：DMA方式中由DMA接口向CPU申请占用总线，占用一个存取周期。3双重分组跳跃进位答：n位全加器分成若干大组，大组内又分成若干小组，大组中小组的最高进位同时产生，大组与大组间的进位串行传送。4水平型微指令答：水平型微指令的特点是一次能定义并执行多个并行操作的微命令。从编码方式看，直接编码、字段直接编码、字段间接编码以及直接编码和字段直接和间接混合编码都属水平型微指令。其中直接编码速度最快，字段编码要经过译码，故速度受影响。5超标量答：超标量（Super scalar）技术是指在每个时钟周期内可同时并发多条独立指令，即以并行操作方式将两条或两条以上指令编译并执行，在一个时钟周期内需要多个功能部件。四、计算题（共5分）答：由A = = -0.1011，B = = -0.011 （1分） 得 A补 = 1.0101，B补 = 1.1001 （1分） （2分）两操作数符号均为1，结果的符号为0，故为溢出。（1分）五、简答题（共15分）1（5分）答：（1） 一地址指令格式为（1分）OPMAOP操作码字段，共7位，可反映120种操作；M寻址方式特征字段，共3位，可反映5种寻址方式；A形式地址字段，共16 7 3 = 6位 （1分）（2） 直接寻址的最大范围为26 = 64 （1分）（3） 由于存储字长为16位，故一次间址的寻址范围为216 = 65536 （1分）（4） 相对寻址的位移量为 32 + 31 （1分）2（5分）答：控制器常采用同步控制、异步控制和联合控制。（1分）同步控制即微操作序列由基准时标系统控制，每一个操作出现的时间与基准时标保持一致。异步控制不存在基准时标信号，微操作的时序是由专用的应答线路控制的，即控制器发出某一个微操作控制信号后，等待执行部件完成该操作时所发回的“回答”或“终了”信号，再开始下一个微操作。联合控制是同步控制和异步控制相结合的方式，即大多数微操作在同步时序信号控制下进行，而对那些时间难以确定的微操作，如涉及到 I/O操作，则采用异步控制。（4分）3（5分）答：（每写对一个屏蔽字1分）设屏蔽位为“1”时表示对应的中断源被屏蔽，屏蔽字排列如下：中断源屏蔽字0 1 2 3 4L0L1L2L3L4 1 1 0 0 0 0 1 0 0 0 1 1 1 1 0 1 1 0 1 0 1 1 1 1 1六、问答题（共20分）（1）（5分）（2）（5分）ACCMQALUXIRMDRPCMAR32323232