LED漏电的问题，有诸多人都遇到过。有的是在生产检测时就发现,有的是在客户使用时发现。漏电浮现的时机也各有不同。有些是在ED封装完毕后的测试时就有；有些是在仓库放置一段时间后浮现;有些是在老化一段时间后浮现;有些是在客户焊接后浮现；有些是在客户使用一段时间后浮现。而对漏电问题的具体发生因素，始终困扰着封装厂的工程师。LED漏电的因素在引言部分,罗列了某些人给出的导致LED漏电的因素。根据本人近年解决LD问题及使用ED的经验,本人觉得,在目前，最也许导致LD发生漏电的重要因素排序应当如下：(1)芯片受到沾污 (最重要、高发问题）()银胶过高(3)打线偏焊(4)应力(5)使用不当（）晶片自身漏电(7)工艺不当，使得芯片开裂(8)静电(9）其他因素本人将静电问题几乎排到了最后,几乎颠覆了行业乃至专家的结识。为什么把静电问题排在了最后,背面再谈具体因素。对LD漏电因素的分析:芯片受到沾污引起漏电LE芯片是非常小的，灰尘等易对它产生遮蔽作用，最重要的是灰尘、水汽、多种杂质离子会附着与芯片表面，不仅会在表面对芯片内部产生作用，还会扩散进入芯片内部产生作用。例如,铜离子、钠离子都很容易扩散进入半导体材料中,非常微小的数量就可以使半导体器件的性能严重恶化。对于半导体器件的制造,一般都规定有净化级别非常高的干净厂房。可以考察一下ED封装厂，上千家之中有几家的厂房能有什么样的干净级别?绝大多数都是能与大气直接相通的房间,主线谈不上净化。虽然有人会说,“我们的厂房没有灰尘,很干净”,可是，干净限度不是用眼睛来看的!眼睛是主线看不到芯片生产和封装规定的干净限度的，必须是用专门的仪器来检测。不仅仅规定厂房要达到规定的干净度，对波及到芯片裸露的工序，工作人员要穿净化工作服,戴工作帽,戴口罩，工作人员不许涂化妆品等。这些个严苛生产条件，目前对LED封装厂来讲，不是想不到,就是不肯做。不肯做的因素非常简朴,成本上的增长无法接受竞争太剧烈。封装厂房达不到规定的干净限度,那么，LED的质量问题就来了。初期的LED芯片以及目前诸多厂家的芯片，都没有在芯片的侧面做保护层。目前国外某些芯片厂商已经开始在芯片的侧面做保护层了。但是,目前的保护层一般是采用二氧化硅材料，并且厚度很薄，保护能力是有限的。在干净度很差的封装厂,仍然会由于沾污导致漏电现象。下面我们来做分析。芯片侧面没有做钝化诸多芯片由于多种因素，没有对芯片的侧面做钝化保护，使得芯片划片后,PN结在侧面裸露于空气中。如图1所示。此前未作侧面钝化的圆片,划片措施见图2和图3从图对实际芯片包装的照片上就可以证明芯片侧面是不做钝化的。由于从照片上可以看到，芯片侧面极不规整。为什么这样芯片还可以出厂呢?由于，在芯片厂里，侧面虽然没有保护层，由于厂房的干净度高，加之裸露时间不长,侧面还没有受到沾污，因此测量是没有漏电的,就将它们出厂了。为什么这样的状况就会导致漏电呢?下面就要从微观构造上来讲讲了。图5是一种晶体表面处的微观构造示意图。表面处原子外层电子数不饱和,存在悬挂键。这些悬挂键形成表面态能级，引起漏电【3】【4】。并且，这些悬挂键非常有活性，很容易吸附其他分子、原子和离子。所吸附的杂质发生电离,直接就形成了电流通道。这个电流通道相称于给N结并联了一种电阻。这种表面沾污导致的漏电及短期失效问题,早已被半导体元器件制造行业结识，并通过制作保护层来加以解决。芯片侧面有保护层目前有些LED芯片厂在芯片侧面也做上了二氧化硅保护层。但是，虽然是P结端面上有二氧化硅保护层，由于制造方面的因素，在二氧化硅中也许会有可移动的离子存在。在封装厂的不干净环境中,还会收到沾污。因此,没有良好的二氧化硅生产工艺，没有达到干净级别的封装厂房，E封装后浮现漏电的几率仍然是很高的。二氧化硅层中的可移动离子移动到半导体材料表面,也许使P型材料表面产生耗尽层,严重的发生反型，从而发生漏电。在一般的硅半导体器件制造中，为理解决二氧化硅的问题,一般会在芯片功能制造完毕后,再增长一层钝化层。目前常用的是氮化硅材料。这样会大大提高半导体器件的稳定性和可靠性【5】【6】。这些不是本文讨论的内容,提及它只是提示人们,在LD中,虽然有二氧化硅保护层,但后期不注意保洁，还是会有漏电问题的。对于二氧化硅中含可移动离子及沾污对漏电的更具体的分析，读者可以参照有关半导体的资料，如半导体物理、晶体管原理、半导体器件制造工艺等书籍。沾污漏电的体现晶体管的漏电,也许是PN结制造不良产生，也也许是沾污导致。一般，PN结不良或受损产生漏电是不可恢复的,具有正、反向漏电状况基本相似的特性，并且常体现为完全穿通。沾污导致的漏电,观测其伏安特性，一般有多种体现,如:正、反向漏电的伏安特性曲线不同;反向击穿电压蠕变;正向伏安曲线蠕变;严重的也会体现出正、反向都是穿通的状况等。沾污漏电还体现出不稳定性,某些状况下，漏电状况还会临时恢复正常,即临时不漏电。下面通过某些实例来看看沾污对ED带来的漏电体现。实例一：被反向电压击正常的ED白光LED，测试正向时,有漏电，见图7(a）。测反向时，在反向电压不不小于某个值时，可以看到有很大的漏电，图7()中的反向电压为10。当着反向电压继续增大时，漏电忽然消失，呈现不漏电的状况。图（c）中漏电消失时的发现电压约不小于10V。此时再测试正向伏安特性,可以看到,漏电完全消失，LED恢复正常。见图7（）。但是，这种恢复正常是临时的,放置一段时间后，ED又会浮现漏电。测试时，还会反复上述过程。从正、反向的漏电曲线看，它们的漏电限度是不同的。这种反向电压击正常的现象,分析为外加电场使得沾污离子的再分布,使其远离PN结端面区域。因而使得PN结端面恢复正常。但是放置一段时间,由于温度的变化,或在正向电压作用下,沾污离子又会迁移到P结端面附近，重新导致漏电。实例二、反向电流蠕变,较高反电下漏电消失。读者可以先看一下附件的实测视频反向电压击正常的LED。在此示例中可以看到，在施加反向电压时,随着电压的升高,反向电流忽大忽小，即发生蠕变现象。当着反向电压高到某个值时,漏电流消失了。再测正向特性，可以看到是正常的,没有漏电流了。但是,这种恢复正常也是临时的，放置一段时间后又会恢复漏电状况。实例三、反向漏电蠕变非常大,正向漏电蠕变,到F时不漏电。读者可以先看一下附件2的实测视频大漏电会亮的ED。本例与实例一不同的是，在较高反压下也没能使漏电消失，并且反向漏电非常大。但是在正向时，漏电并没有反向的大，在正向导通后,漏电状况反倒消失了。实例四、反向漏电不是很大,正向电压不不小于VF时漏电很大,到VF之后漏电变到很小。读者可以先看一下沾污漏电。实例五、正向点亮前漏电非常大，到F时基本正常。而反向漏电远比正向漏电小。读者可以看一下LE非击穿漏电。实例六、D产品严重漏电，类似穿通。解剖出芯片后，芯片正常,没有漏电。沾污漏电的鉴定沾污漏电和N结或体材料受损漏电的辨别，有些状况很难直接鉴定，需要解剖取出芯片来观测分析。但是，有些现象的确可以辨别的。例如上面的六个实例中都是沾污导致的漏电。本节小结沾污漏电，P结没有损伤,它是由于沾污离子直接或间接参与导电形成的。这种状况在半导体制造行业中是一种常识性的问题,已有诸多表面钝化措施可以较好地解决。LED行业虽然也是属于半导体行业，但是就LD封装行业来看，由于技术门槛低,使得这个行业中有半导体专业知识的人员非常少。成果一种很一般的、常识性的问题，在E行业中成了一种难以克服的问题。之因此难以克服，就是由于没有找到问题的症结。而是一味听信于某些“专家”对静电问题的夸张宣传。成果是耗费了大量资金和精力于防静电上。防静电措施做得非常好了，可是漏电现象仍然发生。在前面已经提到了，绝大多数的封装厂的生产环境非常差,没有净化厂房，LD漏电现象是在所难免的。因此有人会说到，入库产品每隔几天拿出来测试就会发既有漏电的产品浮现。“净化厂房”可不是指用拖布拖得干干净净的、底板非常亮的就是净化厂房。在LED的固晶、焊线、封胶等工序中，由于芯片会裸露于空气中，因此必须要有达到一定级别的净化限度。净化级别是要用仪器来测量拟定的，绝不是用眼睛能看到的。静电的状况是随机的,虽然它似乎无处不在,但它绝不是到处都可以释放足够的能量导致破坏。有关静电的问题背面再谈。银胶过高导致漏电 这个问题在LE封装业中已是常识性的、看得见的问题了，无需我多啰嗦了。打线偏焊导致漏电 这个问题在D封装业中也是常识性的、看得见的问题了，也无需我多啰嗦了。应力导致漏电应力,往往是看不见的,若对材料的某些基本性质不理解,则不太好理解这个问题。其实，应力相对于平常可见的例如推土机推土那样大的力相比,它是很难看得见的作用力而已。它往往是由于材料的热胀冷缩而产生。应力的影响往往是在两种材料的接触方面。应力作用可以是直接压力，也可以是与材料接触面平行的横向剪切力。举一种简朴的例子，在两根铁轨之间是有一段间隙的,如果将这个间隙留的很小,当温度升高时,两段铁轨的端面就会接触，甚至挤压变形。这就是应力作用。当两种不同的材料粘结接触时，当温度发生变化，若两种材料的热膨胀系数不同，在接触面由于延伸或收缩尺度不同，互相间产生拉力，这就是横向的剪切应力。在LED中,有不同的材料，热膨胀系数是不同的。在温度反复变化的过程中，各物质不也许答复到它们最初接触时的状态，互相间会保持有一定的应力。但不一定会有害。只有当膨胀系数相差太大、工艺条件不合适时，就也许留下很大的应力。这个应力严重的会压坏芯片,使芯片破损，导致漏电、部分区域裂开而不亮，严重的彻底开路不亮。应力不是很大时,有时也会产生严重的后果。原本在L的侧面就存在着悬挂键，应力的作用，使得表面原子发生微位移,这些悬挂键的电场更加处在一种不平衡状态,从而导致端面PN结处的能级状态发生变化，导致漏电。使用不当导致漏电这种状况一般较少发生。当较高的反向电压加给LD,也许损坏PN结,导致漏电。这种损坏,和静电损坏的机理是相似的。如果不是当事人自己确认,封装厂的工程师单凭损坏的样品来看,是很难辨别的。芯片自身漏电一般，这种状况也是较少发生。除非芯片的次品出厂。一般来讲,芯片在制造厂是不容易受到沾污的。但是，在芯片的后续分选、包装时，是有也许发生沾污的。本人看到过某芯片厂的后续分选、包装车间环境就是没有净化级别的一般厂房。工艺不当，使得芯片开裂芯片底部胶体不均匀,或焊盘下面有空洞,打线时也许损伤芯片产生漏电或失效。 焊线机调节不当，打伤芯片,产生漏电或失效。静电问题在LED行业，似乎将静电当成了损坏LD的头号大敌。但本人却不这样觉得。相反，将它当成次要问题。对于静电对LED的损坏问题,本人在某些论坛里有谈过【7】。目前将那些内容搬过来，并加以补充,以便人们阅读与理解。静电的产生机理一般，静电的产生是由于摩擦或感应而产生。摩擦静电是由于两个物体接触摩擦或分离过程中产生电荷的移动而产生。导体间的摩擦留下的静电一般比较弱，这是由于导体的导电能力强，摩擦产生的离子会在摩掠过程中及终结时不久运动到一起而中和。而绝缘体摩擦后，也许会产生较高的静电电压，但是电荷量却很小。这是由于绝缘体自身的物理构造决定的。绝缘体的分子构造中,电子很难脱离原子核的束缚自由移动，因此,摩擦成果也只能产生少量的分子或原子电离。感应静电是物体处在电场之中,受电磁场的作用，物体中的电子发生移动而形成电场。感应静电一般只能在导体上产生。空间电磁场对绝缘体的作用可以忽视。静电的放电机理20的市电可以打死人,可人们身上上千伏的电压却打不死人，是何道理?电容两端的电压满足下列公式:U=Q。根据这个公式可以懂得