简单差分放大器设计报告摘要2一、设计要求2二、设计原理32.1 MOS管工艺参数32.2 相关计算公式42.2.1 电流42.2.2 跨导52.2.3 电阻52.2.4 电导与增益52.3 确定MOS管尺寸6三、电路仿真73.1 差分放大器仿真电路图83.2 差分放大电路静态仿真83.3 差分放大电路动态仿真113.4 MOS管不同宽度对比12四、版图设计134.1 版图设计优化134.2 版图绘制164.3 版图DRC检测174.4 版图LVS检测184.5 版图PEX仿真19五、总结21简单差分放大器设计报告摘要作为普通单端输入放大器推广的差分放大器用于处理两个输入信号的差值，而与输入信号的绝对值无关，其把两个输入信号的差值以一个固定的增益进行放大，通常作为功率放大器和发射极耦合逻辑电路的输入级使用。两个参数完全相同的晶体管以直接耦合的方式构成放大器，若两个输入端输入大小相位完全相同的信号电压，则放大器的输出为零，可以通过这一特点来抑制零点漂移，使放大器用作于直流放大器。在集成电路中，差分放大器可用于去除两个信号源中不需要的共模信号，仅放大差分信号，可有效抑制随时间变化的电源电压波动、衬底电压波动、温度变化产生的共模噪声。在差分放大电路中，电流镜可以精确的复制电流而不被工艺和温度影响，因而差分对的尾电流源用NMOS来镜像，负载电流源用PMOS来镜像，且电流镜中采用相同参数的MOS管来减小边缘扩散。MOS管的沟道长度对阈值电压影响较大，因此，电流的比值可通过宽度来调整，从而使整个放大电路达到最佳性能。一、设计要求设计一个简单差分放大器（五管放大器），需知五管放大器结构简单，但增益小，通常增益在50dB以下，其基本电路图如下：图1-1差分放大器电路图其仿真系统中电路图可设计如下：图1-2电路原理图电路性能参数要求如下：性能参数工艺0.35umMOS工艺电源电压3.3V增益45dB单位增益带宽100MHz输出摆率200V/us负载电容5pF功耗、面积尽量小二、设计原理2.1 MOS管工艺参数基于0.35umMOS工艺，查看model文件可知设计差分放大器电路所需MOS管主要参数：NMOS管参数NMOS管参数迁移率463.674栅氧厚度7.46阈值电压0.6027PMOS管参数PMOS管参数迁移率170.9075栅氧厚度7.46阈值电压-0.84272.2 相关计算公式2.2.1 电流（1）已知电流公式：其中为单位面积栅氧化层电容，为过驱动电压。且已知：其中二氧化硅介电系数约为3.453。（2）以输出摆率求总电流因输出摆率，且设计要求输出摆率为200V/us，负载电容为5pF则：由此计算得出总电流为。2.2.2 跨导(1)跨导公式如下：(2)以带宽求跨导因带宽，且设计要求单位增益带宽为100MHz则：由此计算得出输入管跨导3.14。2.2.3 电阻电阻可通过如下公式计算：2.2.4 电导与增益因放大倍数满足其中电压放大倍数与增益之间换算公式为：由前面设计要求可知为45，则由此计算得出电导为17.7。2.3 确定MOS管尺寸因本设计基于0.35umMOS工艺，则MOS管沟道最小长度可至0.35um。考虑到短沟效应和器件匹配性等实际情况，模拟电路一般不使用最小尺寸，这里综合衡量各方面因素，本设计中的差分放大器MOS管沟道长度设为2um较为理想。为了使差分放大器的输入电压具有的较大范围，需要限制其尾管M3（NMOS管）的过驱动电压，可设其不超过350mV。已知总电流则推导得即其中，由于电路中尾管为NMOS管，则迁移率u取463.674，则最终计算结果如上，电路中NMOS管的沟道宽度大于152um。不得不顾虑输出电压的范围，负载管M4、M5（PMOS管）的过驱动电压同样不应该太大，可设其不超过600mV，且单个负载管电流为尾管电流即总电流的一半，即0.5mA，则：其中，由于电路中负载管为PMOS管，则迁移率u取170.9075，则最终计算结果如上，电路中NMOS管的沟道宽度大于70um。输入管M1、M2（NMOS管）沟道宽度主要考虑跨导，则由以下公式推导计算可得：其中，由于电路中输入管为NMOS管，则迁移率u取463.674，则最终计算结果如上，电路中NMOS管的沟道宽度大于91um。综合各个方面考虑，本设计中以NMOS管M1、M2、M3三管宽W取160um，长L取2um，PMOS管M4、M5两管宽W取100um，长L取2um为设定的MOS管宽长比，进行后续工作。三、电路仿真3.1 差分放大器仿真电路图从上一节中知道，设计中所用的MOS管可以设置以下参数：M1、M2输入管NMOSW:160umL:2umM3尾管NMOSW:160umL:2umM4、M5负载管PMOSW:100umL:2um实验过程用以下电路图对所设计的差分放大器进行仿真，分析其静态工作与动态输出性能。其中电源电压设置为3.3V，输入管M1、M2分别接1.65V直流电压源vdc，使电路可以正常工作，再给M1一个1V交流振幅，以便分析电路交流特性。负载管M4、M5以对称的形式存在，衬底接高电位即电源电压。为尾管M3设置镜像管M6，构成镜像电流源，并在其上加一个电流源idc，赋值1mA。最后在输出端接设计要求的5pF的负载电容，构成完整的仿真电路。图3-1电路仿真图3.2 差分放大电路静态仿真图3-2中每个MOS管两侧均标有其静态仿真结果，包括电路中各节点的电压与MOS管的静态工作点。图3-2电路器件静态工作参数以输入管M1为例，列出其全部静态工作参数如下图3-3。则：因此，NMOS管工作在饱和区。其中为3.32378ms，与前面计算得出的跨导3.14ms相差不多，已基本达到设计要求，其计算后误差约为5.85%。图3-3M1静态工作参数图3-4M4静态工作参数以负载管M4为例，列出其全部静态工作参数如上图3-4。因此，PMOS管工作在饱和区。其中为10.1022us，且图3-3中为7.82519us，则与前面计算得出的电导17.7us相近，已基本达到设计要求，其计算后误差约为5.85%。3.3 差分放大电路动态仿真下列图中数据是差分放大电路在交流电压下的仿真结果，图3-4中是输出端的振幅与相位随频率变化而变化的图像。下方曲线表示差分放大电路中相位随频率变化而变化，但是存在相位失真，这是由于放大器对输入信号的不同频率的分量滞后时间不相等造成的波形失真。图3-5电路增益我们主要应用图3-4中振幅随频率变化的曲线，其代表了差分放大电路的幅频特性，通过曲线的平缓处可以测试出电路的增益，如图3-5中所示，曲线的平缓处即最高处A点，其值为45.3157dB，这与设计要求45dB基本相符，其误差如下：图3-6电路带宽图3-6中，同样的，在幅频特性曲线上的B点处，即为所测试的单位增益带宽。在幅度为-3dB处，其对应的频率即是单位增益带宽，由图中可知其为118.796MHz，这与设计要求的100MHz很接近，其误差为：因为单位增益带宽越大，电路适用于的输入信号频率范围越大，故而比设计带宽100Hz大的实验带宽是更优的。3.4 MOS管不同宽度对比为了观察MOS管不同宽度对差分放大电路的影响，设置如下表格进行不同参数电路工作性能的对比.其中MOS管长度始终保持2um。组别12345M4、M5(um)100808010080M1、M2(um)160160160100100M3(um)160160160100100(ms)3.3243.3233.3232.5842.583(us)17.92717.87817.84816.56616.489增益（dB）45.33145.352445.36443.82843.862带宽（MHz）119.806120.433122.06497.797100.017如上面表格中所示，3组增益最大为45.364dB，带宽最宽为122.064MHz，4组增益最小为43.828dB，带宽最窄为97.797MHz。再者，3组跨导与电导最小，最接近理论计算值，则此比较中3组差分放大器电路性能更优。但是，因各个数据相差不是很大，对电路性能的优化不是很多，故而采用原定设计尺寸不变。四、版图设计MOS器件的特征尺寸越来越小，相应的集成电路中可用的电压和信号摆幅相对减小，对于最小线宽的MOS管，失配相对增加，则模拟电路的工作区间减小，适用范围缩小，数字电路的噪声门限相对下降，抗干扰能力下降。因此，电路中MOS管的匹配性尤为重要。前面已经提到过，本设计中所有MOS管的宽与长如下表格：M1、M2输入管NMOSW:160umL:2umM3尾管NMOSW:160umL:2umM4、M5负载管PMOSW:100umL:2um这一表格中的宽长，也是上一节中对不同宽度的MOS管进行仿真对比之后的结果，是综合考虑各方面因素之后相对最优的选择。4.1 版图设计优化图4-1细长结构图4-2叉指结构图4-1中最初步的版图中MOS管宽长比较大，故而加以叉指结构如图4-2，避免细长结构，面积增大的同时使MOS管更易匹配。如图4-3中所示，MOS管均采用叉指结构，同时M1与M2、M3与M4满足中心对称，且器件方向一致，具有一定的匹配度。此外，图4-3还考虑了MOS管之间金属走线的路程，M1、M2、M3、M4、M5都旋转了90度，以便M1与M2、M3与M4栅极相对，M1、M2漏极与M3、M4漏极靠近，使金属走线路程更短，减小寄生效应。图4-3中心对称匹配M1、M2是差分放大器的输入管，中心对称满足不了输入管的匹配度，因而进一步选择图4-4中的四方交叉匹配，其匹配性更好。图4-3中仍然存在着地线过窄的问题，总电流需要通过地线流过尾管M3，则地线过窄存在隐患，不尽合理，需要加宽金属线，如图4-5。再者，图4-3中M1与M2管输入与输出线的平行距离过长，会产生信号自反馈，影响放大器增益，这是我们不想看到的。图4-4四方交叉匹配图4-5版图最终版图4-5是版图布局优化的最终版本，不仅实现了输入管M1与M2的四方交叉匹配，而且将尾管M3拆分成两个相同的叉指结构的MOS管，实现M3的交叉匹配。重新布局后加宽了金属走线，满足漏极电流的需求，并通过MOS管摆放方向的选转，实现了输入管栅极连接和漏极连接的交叉匹配，保证了电流方向的一致性，更解决了图4-3中缺少阱接触和衬底接触的问题。图4-5中的阱接触与衬底接触降低了阱与衬底的电阻值，同时使阱接触尽量连接靠近VDD，衬底接触尽量连接靠近GND，相对增大NMOS管与PMOS管间距离，有利于减小闩锁效应对电路的影响。4.2 版图绘制如图4-6为candence系统下绘制的版图，其中NMOS与PMOS叉指结构器件源自器件库chrt035sg_rf,其他MOS管间