数字电路应用实验指导书上海大学机电一体化工程中心2015年12月目 录一、 概述二、 实验一 比较器三、 实验二 码制转换器四、 实验三 加法器五、 实验四 优先编码器六、 实验五 七段译码器七、 实验六 计数器八、 实验七 移位寄存器九、 实验八 综合实验十、 附录A开发套件核心板ETL-005介绍十一、 附录B ETL-005管脚位置约束十二、 附录C QuartusII软件介绍一、 前言数字电路应用课是数字电路A的后续课程，本书是数字电路应用课的配套实验指导书。主要内容集中在用集成电路和Verilog语言进行时序逻辑电路设计，实验内容与数字电路A的实验内容对应，实验旨在使学生学会用硬件设计语言Verilog进行数字逻辑电路中常用逻辑功能模块的设计，大规模集成电路FPGA/CPLD的开发过程，实验内容与数字电路A的实验相对应，学习用不同方法设计数字逻辑功能电路、解决简单的实际工程问题的基本技能。 本指导书的实验使用的装置为“易上手”系列FPGA开发套件和微型计算机组成的数字电路实验系统。在FPGA/CPLD的实验中，培养学生学习和掌握Verilog语言，以及它的开发环境QuartusII的操作过程。与数字电路A的内容相对应，数字电路应用课的实验最终也要构成如下图所示的颗粒灌装系统： 其工作原理和流程如下：（1）通过拨码开关设置每瓶要装糖果的个数（两位十进制），通过编码器转换为BCD码，存入到寄存器中，寄存器的值可以通过一个译码器显示在七段数码管1上；（2）灌装的颗粒通过灌装装置上的漏斗落入下面传送带上的瓶中，漏斗上装有检测颗粒下落的光电传感器，每下落一个糖果，传感器发送一个脉冲，控制系统中的计数器对该脉冲进行计数，计数的结果与预置的每瓶灌装的颗粒数进行比较， 比较可以使用二进制或者BCD码，如果比较器两个输入的码制不同，需事先进行码制转换（将BCD转为二进制或者二进制转为BCD码）；比较结果相等则使计数器停止计数，同时该信号控制关闭漏斗开关，停止颗粒下落，启动传送带换瓶等待下一次灌装。系统中加法器负责统计当前灌装总量，其数值送入寄存器寄存，寄存器的值可以通过码制转换和译码器显示在七段数码管2上。（3）新瓶到位也由光电传感器检测，检测到瓶子以后，停止传送带移动，将计数器清零后启动计数器准备新一轮计数，打开漏斗开关进行新的灌装。系统重复执行步骤（2）过程。同数字电路A，本课程的实验仍采用分别设计系统中的功能模块，最终综合拼接的方法。开发套件核心板ETL-005的简单说明和各芯片管脚约束见附件A和B。实验一 比较器实验目的 （1） 熟悉Verilog语言的基本结构，了解基本运算符和赋值（2） 熟悉QuartusII的开发环境建立，以及仿真过程（3） 学会用Verilog语言实现组合逻辑电路的方法（4） 用Verilog语言设计组合逻辑电路的比较器实验内容编写设计比较器的Verilog代码并仿真实验步骤和要求设计比较器，如下图所示：设计一个八位数比较器，输入为糖果计数器输出信号counter3:0和寄存器信号binReg3:0,输出信号bEQU为数据相等信号，输出信号bBig为counter数据大于binReg数据信号，输出信号bSmall为counter数据小于binReg数据信号。具体功能要求如下：两个输入数据为相等时，相等信号bEQU输出为1，否则输出为0； counter数据大于binReg数据时，输出信号bBig为1，否则为0；counter数据小于binReg数据信号时输出信号bSmall为1，否则为0。电路管脚与信号定义如下：信号连接器件名管脚说明counter3DIP8PIN_87输入信号与拨码开关相连counter2DIP7PIN_86counter1DIP6PIN_84counter0DIP5PIN_82binReg 3DIP4PIN_81binReg 2DIP3PIN_80binReg 1DIP2PIN_77binReg 0DIP1PIN_76bBigD1PIN_187输出信号与LED指示灯相连bEQUD2PIN_185bSmallD3PIN_182（1） 将比较器进行设计软件仿真。（2） 完成系统开发板级模块调试和功能验证。实验结果：（1）绘制比较器的仿真波形图。（2）撰写实验报告（含代码）。实验二 码制转换器实验目的 用Verilog语言设计组合逻辑电路的码制转换器实验内容编写设计码制转换器的Verilog代码并仿真实验步骤和要求设计BCD码到二进制的码制转换器，如下图所示：输入为一维数组Reg7.0,共有八位，低四位和高四位分别为一个10进制数的BCD码，这个码制转换器将这2位数的BCD转换为二进制输出bReg7.0。电路管脚与信号定义如下：信号连接器件名管脚说明Reg 7DIP8PIN_87输入信号与拨码开关相连Reg 6DIP7PIN_86Reg 5DIP6PIN_84Reg 4DIP5PIN_82Reg 3DIP4PIN_81Reg 2DIP3PIN_80Reg 1DIP2PIN_77Reg 0DIP1PIN_76bReg7D8PIN_175输出信号与LED指示灯相连bReg6D7PIN_176bReg5D6PIN_179bReg4D5PIN_180bReg3D4PIN_181bReg2D3PIN_182bReg1D2PIN_185bReg0D1PIN_187（1） 将码制转换器进行设计软件仿真。（2） 完成系统开发板级模块调试和功能验证。实验结果：（1） 绘制码制转换器的仿真波形图。（2） 撰写实验报告（含代码）。实验三 加法器实验目的 用Verilog语言设计组合逻辑电路的加法器实验内容编写设计加法器的Verilog代码并仿真实验步骤和要求设计加法器，如下图所示：输入为计数器的输出结果信号counter3.0和寄存器数据Reg3.0,输出为加法结果addResult3.0和进位C8。加法器功能要求如下：counter3.0与Reg7.0相加，输出结果addResult3.0和进位C。电路管脚与信号定义如下： 信号连接器件名管脚说明counter 3DIP8PIN_87输入信号与拨码开关相连counter 2DIP7PIN_86counter 1DIP6PIN_84counter 0DIP5PIN_82Reg 3DIP4PIN_81Reg 2DIP3PIN_80Reg 1DIP2PIN_77Reg 0DIP1PIN_76CD8PIN_175输出信号与LED指示灯相连addResult 3D4PIN_181addResult 2D3PIN_182addResult 1D2PIN_185addResult 0D1PIN_187（1） 将加法器进行设计软件仿真。（2） 完成系统开发板级模块调试和功能验证。实验结果：（1） 绘制加法器的仿真波形图。（2） 撰写实验报告（含代码）。实验四 优先编码器实验目的 用Verilog语言设计组合逻辑电路的优先编码器实验内容编写设计优先编码器的Verilog代码并仿真实验步骤和要求编码器将用拨码开关的（或键盘）输入编码为对应的BCD码表示，送到译码器和码制转换器的输入进行相应的转换（该部分电路在实验一中完成）。计数器负责统计灌装的颗粒数（脉冲数），与预设的数据（上述拨码开关输入）比较，结果用于进行换瓶控制。设计优先编码器，如下图所示：输入变量为每瓶糖果数设定拨码开关sW8.1信号，输出信号为与输入量对应的用BCD码表示的编码iReg3.0（一位开关）。电路实现根据拨码开关的设定，获得对应的BCD码表示的数字编码值的功能。例如开关sW1为0，则编码输出1；sW2为0，则编码输出2；依次类推。电路管脚与信号定义如下：信号连接器件名管脚说明sW 8DIP8PIN_87输入信号与拨码开关相连sW 7DIP7PIN_86sW 6DIP6PIN_84sW 5DIP5PIN_82sW 4DIP4PIN_81sW 3DIP3PIN_80sW 2DIP2PIN_77sW 1DIP1PIN_76iReg 3D4PIN_181输出信号与LED指示灯相连iReg 2D3PIN_182iReg 1D2PIN_185iReg 0D1PIN_187（1） 将优先编码器进行设计软件仿真。（2） 完成系统开发板级模块调试和功能验证。实验结果：（1） 绘制优先编码器的仿真波形图。（2） 撰写实验报告（含代码）。实验五 七段译码器实验目的 用Verilog语言设计组合逻辑电路的七段译码器实验内容编写设计七段译码器的Verilog代码并仿真实验步骤和要求七段译码器和码制转换器是灌装系统中最常用的器件，它们将用BCD码形式表示的预设灌装颗粒数转换为检测用的二进制数，同时将颗粒数显示在七段数码管上。设计BCD到七位数码管的译码器，如下图所示：输入为一维数组inRegH3.0和inRegL3.0，分别表示数码管高位数据和低位数据，采用BCD码表示；输出为一维数组oLight6.0和sel1.0，分别表示数码管的控制信号和数码管的片选控制信号，完成的功能就是把输入数据BCD码译码为LED数码管的控制信号。其中高位和低位通过译码器输出oLight6.0连接到LA0LG0,同时控制sel信号进行片选控制。七段数码管的详细电路图，请查看附录1中的电路图。电路管脚与信号定义如下：信号连接器件名管脚说明inRegH 3DIP8PIN_87输入信号与拨码开关相连inRegH 2DIP7PIN_86inRegH 1DIP6PIN