1前言本次设计是以STC12C5A3252单片机为控制核心的频率及相位测试仪。本次设计可完成对信号频率的频率测量和相位差测量。要求测量频率的范围为20Hz到20KHz，相位的范围为0到360。可通过按键实现测频或测相，用LED数码管直接显示读数，显示清晰直观。误差小，稳定性高。2总体方案设计2.1方案比较2.1.1 方案一方案一的结构框图如下图2.1所示。整形电路STC12C5A3252整形电路移相电路待测信号2待测信号1输入信号键盘控制切换LED显示图2.1 方案一方框图2.1.2方案二方案二的结构框图如下图2.2所示。整形电路整形电路FPGAAT89C51LED显示AB待测信号1待测信号2图2.2 方案二方框图2.2方案论证本设计要完成信号频率的测量和相位差的测量。设计中有两路输入信号，也是被测量信号，它们是两个频率相同的正弦信号，频率范围为20Hz到20KHz，幅度为1到5V（可以扩展到（0.3到5V），但两者幅度不一定相等。 令正弦信号为，式中：称为幅值（最大值），且=,称为有效值；称为相位，称为初相位，称为角频率。、称为正弦量的三要素。方案一和方案二的比较见表2.1。表2.1方案一和方案二的比较 方案项目方案一方案二芯片部分 741741整形部分LM324LM339信号转换部分74HC08FPGA适配板单片机部分STC12C5A3252AT89C51显示部分LEDLED 只有两个同频率的（正弦）信号才有相位差的概念。不妨令两个同频率的正弦信号为 则相位差，由此可看出，相位差在数值上等于初相位之差，是一个角度。不妨令,式中是相位差对应的时间差，且令为周期信号，则有比例关系:360=:,可以推导得到=360 此式说明，相位差与 一一对应，可以通过测量时间差及周期信号的测量，也就是时间的测量，而时间的测量则要用到电子计数器。信号频率的测量可以采用直接测频率的方法和周期测频率的方法。一般信号频率较高时，采用直接测频率法，而信号频率较低时，采用测周期的方法。用直接测频率的方法获得信号频率即是让定时器/计数器T1对外部事件计数，而让定时器/计数器T1定时1s，只有在这1s内T1启动对外部事件（即信号I）计数，则T1的计数值就是待测信号的频率。用测周期的方法获得信号频率即是对I进行2分频后的波形中，高电平的宽度正好对应I的周期，我们将此高电平信号作为单片机内部定时器的硬件启动/停止信号，便可测得周期T,由公式,得频率。方案一工作原理：两路待测信号经整形后变成了矩形波信号1和2，1和2是同频率，不同相位的矩形波。（1）频率的测量：STC对信号频率的测量可以采用直接测量法和测周期法。一般信号频率较高时采用直接测量法，而信号频率较低时用测周期法。本设计我组采用测周期法。由图2.1.2可知，将输入信号送入单片机再对高电平进行扫描，记录在1s内高电平出现的次数N，则N就是测得的频率。信号图2.3输入信号图（2）相位差的测量我组用一个与门将两输入的待测信号比较后叠加，而输出的波形中，正脉冲宽度就是要测量的待测1和待测2相位差所对应的时间差t，跟据公式可得相位值。如图2.4所示。信号1信号2与门输 出图2.4相位比较图方案一工作原理：让FPGA实现数据的采集，即待测信号的频率f、两路输入信号的相位差所对应的时间差t分别转换为二进制数据，供STC单片机读取使用。STC从FPGA获取数据并经过CPU计算、转换等有关处理后，得到信号的频率和相位差并送LED数码管显示。待测信号1、待测信号2经整形电路处理后，变为矩形波，不妨令其为A、B，可以认为A、B为两个同频率的有相位差的矩形波。FPGA通过对整形后的信号A、B的处理，要获得二进制数形式表示的信号频率以及相位差对应的时间差。（1）频率的测量。对频率的测量采用测周期的方法，即在信号周期T时间内，对时标信号进行计数。设时标信号的频率为f，时标信号周期为T，对信号A二分频都得信号高平宽度就是信号周期T，此高电平宽度作为闸门的控制信号，控制计数器在T时间内对f进行计数，则有N/F=T，被测信号的频率为:f=1/T=f/N上式中N计数器的计数值，当f一定时，它的大小表示信号频率的大小。（2）相位差对应的时间差T的测量。对相位差的测量跟频率测量的方法类似，不过闸门控制信号为AB的高电平宽度，则有:N/f=T（3）f的确定及其FPGA的二进制数据位数的确定。因为相位差测量的绝对误差 ，而FPGA在测量T时有一个字的误差，对待测信号频率f=20kHz而言，下式成立：=：50us则有 0.278us即FPGA采集相位差对应时间差T时，至少要能分辨出0.287us的时间间隔比较方案一和方案二可以看出：（1）方案一比方案二更加可靠；（2）使用到的元器件也都是我们所常用到的一些元件，如：74HC138译码器，74HC573锁存器，按键等；（3）从操作和可行性上说方案一思路清晰；（4）虽然方案一略显复杂一些，但由于本次设计是第一次将单片机运用于实际的电路设计中，且尚未学过EDA，用FPGA设计有一定困难。2.3方案选择综上所述，并且考虑系统的方案可行性和成本等各种因素，本设计采用方案一作为最终的方案。3单元模块设计3.1各单元模块功能介绍及电路设计3.1.1 移相整形电路模块图3.1 移相整形电路模块电路图这一模块，由741和运算放大器LM324组成。输入正弦波通过741发生移相，使得相位滞后原初始信号，原来的正弦信号和发生移相后的信号分别经过LM324放大整形成矩形波形式，再将整形后的信号引入单片机的计数引脚，原正弦波接至T0，移相信号接至T1和INT1。原正弦波通过计算T0在1S内计数信号发生负跳变的次数，得到其频率。T的确定，由单片机产生高频率的时钟信号，,对输入信号进行扫描，即与输入信号进行逻辑与运算。 输入信号为低电平时，没有时钟脉冲输出；为高电平时输出时钟信号，对其进行记数，假设为N，就可以计算出脉宽，为 N*T1，即T=N*T1。将参考信号整形为方波信号，并以此信号为基准，延时产生另一个同频的方波信号，再通过波形变换电路将方波信号还原成正弦波信号。以延时的长短来决定两信号间的相位值。这种处理方式的实质是将延时的时间映射为信号间的相位值。相位的测量则是通过将原正弦信号和移相后的信号分别经过整形后相与，由 GATE门和INT1控制T1，通过定时对外部信号高电平进行计时，从而测得相与后的高电平持续时间。再通过之前测得频率的倒数除以2得到它们时间差t，由:360=:,算出即为相位滞后角3.1.2显示模块这一部分由2个8位数据锁存器74HC573、ULN2803以及8位LED数码显示管组成，ULN2803在电路中能起到大电流输出和高压输出作用，专门用来驱动继电器的芯片。当LE2为高电平，即时，LED位锁存器工作，当时序由高电平变为低电平时即发生负跳变时，将位选信号锁存，再经过ULN2803进行位选。当LE1为高电平，即时，数据通过P0口，当时序由高电平变为低电平时即发生负跳变时，经74HC573锁存，LED段锁存器工作，再经过延时，就能够将我们所要显示的频率或相位按照我们的要求显示出了。锁存器74HC573电路见图3.2(a)。(a)显示模块电路见图3.2(b)。（b）图3.2 显示模块电路图3.1.3片选模块片选模块电路见图3.3。图3.3片选模块电路图这一模块由3-8线译码器74HC138和四2输入或非门74HC02组成。通过74HC138译码器，将A,B,C3路信号译码，,所得信号CS3,CS4与信号相或非来控制锁存器的工作情况，,。3.1.4电源输入模块电源模块电路见图3.4。图3.4 电源输入模块电路图 这部分电路由USB连接器，电源输入组成，为系统提供可靠稳定的电源。3.2电路参数的计算及元器件的选择显示部分（见图3.2），因为本组所测频率范围为20Hz到20KHz，共需5个八位LED数码显示管，所以选用了两组4个的LED显示管。在移相整形部分（见图3.1），R3 、R5、 R13 、R14、 R18采用10K电阻，R4用100电阻，R7 、R16用510电阻，R8、R10用30K电阻，C1用0.2u电容。在片选部分（见图3.3）选用74HC138作译码器，选用74HC02对输出信号进行或非处理产生片选信号。元器件见表3.1所示。表3.1元器件选择表类别型号封装个数电阻100RES314510RES3810KRES35排阻SIP9210K电位器W2230KRES35二极管1N4148DIODE23三极管9014TO-924901890134IC74HC02DIP14374HC138DIP16174HC573DIP202ULN2803DIP181STC12C5A16S2DIP40174136DIP1417408DIP141741DIP081LM324ADIP142电容0.2uRB1230pFRAD1522uF/16VRB12极性电容4.7uF/25VRB11晶振11.0592MHzCY11继电器JDQ-T71T711显示器4LED-SM4205644按键KEY4KEY0.23USB连接器J5USB扁头1电源输入J4POWER4.31程序下载口CON3 SIP61电源模块 KEY3KEY313.3特殊器件的介绍3.3.1 74HC573的介绍74HC573为八进制3态非反转透明锁存器 ，是高性能硅门 CMOS器件。器件的输入是和标准CMOS输出兼容的；加上拉电阻，他们能和 LS/ALSTTL输出兼容。当锁存使能端为高时，这些器件的锁存对于数据是透明的（即输出同步）。当锁存使能变低时，符合建立时间和保持时间的数据会被锁存。其特点有：（1）输出能直接接到CMOS，NMOS和 TTL接口上 ；（2）操作电压范围：2.0V6.0V （3）低输入电流：1.0uA （4）CMOS器件的高噪声抵抗特性 其引脚图如图3.5。图3.5 74HC573引脚图 其功能表：见表3.2。表3.2 74HC573功能表X:任意变量 Z:高阻抗 额定功率的下降PDIP：10mW/ ，65125 SOIC：7 mW/ ，65125 74HC573参数最大值范围见表3.3。表3.3 74HC573参数最大值范围表74HC573推荐操作条件见表3.4。表3.4 74HC573推荐操作条件表这个器件带有保护电路，以免被高的静态电压或电场损坏。然