一、 选择题1一位十六进制数可以用 C 位二进制数来表示。A. B. C. D. 162十进制数25用8421BCD码表示为 B 。A.10 101 B.0010 0101 C.100101 D.101013以下表达式中符合逻辑运算法则的是 D 。 A.CC=C2 B.1+1=10 C.01 D.A+1=14. 当逻辑函数有n个变量时，共有 D 个变量取值组合？ A. n B. 2n C. n2 D. 2n5.F=A+BD+CDE+D= A 。A. B. C. D.6.逻辑函数F= = A 。A.B B.A C. D. 7A+BC= C 。A .A+B B.A+C C.（A+B）（A+C） D.B+C8在何种输入情况下，“与非”运算的结果是逻辑0。 D A全部输入是0 B.任一输入是0 C.仅一输入是0 D.全部输入是19在何种输入情况下，“或非”运算的结果是逻辑0。 BCD A全部输入是0 B.全部输入是1 C.任一输入为0，其他输入为1 D.任一输入为110. N个触发器可以构成能寄存 B 位二进制数码的寄存器。 A.N-1 B.N C.N+1 D.2N11一个触发器可记录一位二进制代码，它有 C 个稳态。A.0 B.1 C.2 D.3 12存储8位二进制信息要 D 个触发器。A.2 B.3 C.4 D.813对于T触发器，若原态Qn=1，欲使新态Qn+1=1，应使输入T= A 。A.0 B.1 C.Q D.14对于D触发器，欲使Qn+1=Qn，应使输入D= C 。A.0 B.1 C.Q D.15对于JK触发器，若J=K，则可完成 C 触发器的逻辑功能。A.RS B.D C.T D.T16为实现将JK触发器转换为D触发器，应使 A 。A.J=D,K= B. K=D,J= C.J=K=D D.J=K=17.边沿式D触发器是一种 C 稳态电路。A.无 B.单 C.双 D.多18.多谐振荡器可产生 B 。A.正弦波 B.矩形脉冲 C.三角波 D.锯齿波19.石英晶体多谐振荡器的突出是优点 C 。A.速度高 B.电路简单 C.振荡频率稳定 D.输出波形边沿陡峭20用555定时器组成施密特触发器，当输入控制端CO外接10V电压时，回差电压为 B 。A.3.33V B.5V C.6.66V D.10V21若在编码器中有50个编码对象，则要求输出二进制代码位数为 B 位。 A.5 B.6 C.10 D.5022.一个16选一的数据选择器，其地址输入（选择控制输入）端有 C 个。 A.1 B.2 C.4 D.1623函数，当变量的取值为 ACD 时，将出现冒险现象。 A.B=C=1 B.B=C=0 C.A=1，C=0 D.A=0，B=024四选一数据选择器的数据输出Y与数据输入Xi和地址码Ai之间的逻辑表达式为Y= A 。A. B. C. D.25.一个8选一数据选择器的数据输入端有 E 个。A.1 B.2 C.3 D.4 E.826在下列逻辑电路中，不是组合逻辑电路的有 D 。A.译码器 B.编码器 C.全加器 D.寄存器27八路数据分配器，其地址输入端有 C 个。A.1 B.2 C.3 D.4 E.828用四选一数据选择器实现函数Y=，应使 A 。A.D0=D2=0，D1=D3=1 B.D0=D2=1，D1=D3=0C.D0=D1=0，D2=D3=1 D.D0=D1=1，D2=D3=029同步计数器和异步计数器比较，同步计数器的显著优点是 A 。 A.工作速度高 B.触发器利用率高 C.电路简单 D.不受时钟CP控制。30把一个五进制计数器与一个四进制计数器串联可得到 D 进制计数器。 A.4 B.5 C.9 D.2031下列逻辑电路中为时序逻辑电路的是 C 。 A.变量译码器 B.加法器 C.数码寄存器 D.数据选择器32. N个触发器可以构成最大计数长度（进制数）为 D 的计数器。 A.N B.2N C.N2 D.2N33. N个触发器可以构成能寄存 B 位二进制数码的寄存器。 A.N-1 B.N C.N+1 D.2N34五个D触发器构成环形计数器，其计数长度为 D 。A.5 B.10 C.25 D.3235同步时序电路和异步时序电路比较，其差异在于后者 B 。A.没有触发器 B.没有统一的时钟脉冲控制C.没有稳定状态 D.输出只与内部状态有关36一位8421BCD码计数器至少需要 B 个触发器。A.3 B.4 C.5 D.1037.欲设计0，1，2，3，4，5，6，7这几个数的计数器，如果设计合理，采用同步二进制计数器，最少应使用 B 级触发器。A.2 B.3 C.4 D.838某电视机水平-垂直扫描发生器需要一个分频器将31500HZ的脉冲转换为60HZ的脉冲，欲构成此分频器至少需要 C 个触发器。A.10 B.60 C.525 D.3150039一个无符号4位权电阻DAC，最低位处的电阻为40K，则最高位处电阻为 B 。A.4K B.5K C.10K D.20K404位倒T型电阻网络DAC的电阻网络的电阻取值有 B 种。A.1 B.2 C.4 D.841为使采样输出信号不失真地代表输入模拟信号，采样频率和输入模拟信号的最高频率的关系是 C 。A. B. C. 2 D. 242将一个时间上连续变化的模拟量转换为时间上断续（离散）的模拟量的过程称为 C 。A.采样 B.量化 C.保持 D.编码43用二进制码表示指定离散电平的过程称为 D 。A.采样 B.量化 C.保持 D.编码44将幅值上、时间上离散的阶梯电平统一归并到最邻近的指定电平的过程称为 B 。A.采样 B.量化 C.保持 D.编码45以下四种转换器， A 是A/D转换器且转换速度最高。A.并联比较型 B.逐次逼近型 C.双积分型 D.施密特触发器二、判断题（正确打，错误的打）1 逻辑变量的取值，比大。（ ）。2 异或函数与同或函数在逻辑上互为反函数。（ ）。3若两个函数具有相同的真值表，则两个逻辑函数必然相等。（ ）。4因为逻辑表达式A+B+AB=A+B成立，所以AB=0成立。（ ）5若两个函数具有不同的真值表，则两个逻辑函数必然不相等。（ ）6.若两个函数具有不同的逻辑函数式，则两个逻辑函数必然不相等。（）7逻辑函数两次求反则还原，逻辑函数的对偶式再作对偶变换也还原为它本身。（ ）8逻辑函数Y=A+B+C+B已是最简与或表达式。（ ）9因为逻辑表达式A+B +AB=A+B+AB成立，所以A+B= A+B成立。（ ）10对逻辑函数Y=A+B+C+B利用代入规则，令A=BC代入，得Y= BC+B+C+B=C+B成立。（ ）11TTL与非门的多余输入端可以接固定高电平。（ ）12 当TTL与非门的输入端悬空时相当于输入为逻辑1。（ ）13普通的逻辑门电路的输出端不可以并联在一起，否则可能会损坏器件。（ ）14CMOS或非门与TTL或非门的逻辑功能完全相同。（ ）15三态门的三种状态分别为：高电平、低电平、不高不低的电压。（ ）16一般TTL门电路的输出端可以直接相连，实现线与。（ ）17CMOS OD门（漏极开路门）的输出端可以直接相连，实现线与。（ ）18TTL OC门（集电极开路门）的输出端可以直接相连，实现线与。（ ）19. D触发器的特性方程为Qn+1=D，与Qn无关，所以它没有记忆功能。（ ）20.RS触发器的约束条件RS=0表示不允许出现R=S=1的输入。（ ）21.同步触发器存在空翻现象，而边沿触发器和主从触发器克服了空翻。（ ）22. 由两个TTL或非门构成的基本RS触发器，当R=S=0时，触发器的状态为不定。（ ）23. 对边沿JK触发器，在CP为高电平期间，当J=K=1时，状态会翻转一次。（ ）24. 优先编码器的编码信号是相互排斥的，不允许多个编码信号同时有效。（ ）25. 编码与译码是互逆的过程。（ ）26. 二进制译码器相当于是一个最小项发生器，便于实现组合逻辑电路。（ ）27. 共阴接法发光二极管数码显示器需选用有效输出为高电平的七段显示译码器来驱动。（ ）28. 数据选择器和数据分配器的功能正好相反，互为逆过程。（ ）29. 用数据选择器可实现时序逻辑电路。（ ）30. 组合逻辑电路中产生竞争冒险的主要原因是输入信号受到尖峰干扰。（ ）31同步时序电路由组合电路和存储器两部分组成。（ ）32组合电路不含有记忆功能的器件。（ ）33时序电路不含有记忆功能的器件。（ ）34同步时序电路具有统一的时钟CP控制。（ ）35异步时序电路的各级触发器类型不同。（ ）36计数器的模是指对输入的计数脉冲的个数。（ ）37D触发器的特征方程Qn+1=D，而与Qn无关，所以，D触发器不是时序电路。（ ）38在同步时序电路的设计中，若最简状态表中的状态数为2N，而又是用N级触发器来实现其电路，则不需检查电路的自启动性。（ ）39把一个5进制计数器与一个10进制计数器串联可得到15进