资源预览内容
第1页 / 共35页
第2页 / 共35页
第3页 / 共35页
第4页 / 共35页
第5页 / 共35页
第6页 / 共35页
第7页 / 共35页
第8页 / 共35页
第9页 / 共35页
第10页 / 共35页
亲,该文档总共35页,到这儿已超出免费预览范围,如果喜欢就下载吧!
资源描述
Four short words sum up what has lifted most successful individuals above the crowd: a little bit more.-author-date数字电路与数字电子技术-课后答案第二章数字电路与数字电子技术-课后答案第二章第二章 逻辑门电路1.有一分立元件门电路如图P2.1 ( a ) 所示,歌输入端控制信号如图p2.1 ( b ) 所示.。请对应图 ( b ) 画出输出电压的波形。( a )图P2.1 A+3V 0 t3V B+3V 0 t3V C +5V 0 t D +3V 0 t F +3V 0 t图P2.1 ( b )F为图P2.A1解:2. 对应图P2.2所示的电路及输入信号波形画出、的波形。图P2.2 ( a )解: abcdF1图P2.2. ( b )F2F3F4 F1, F2, F3, F4为图P2.2A3.试分析图P2.3所示电路的逻辑功能,列出真值表. ( a ) ( b )图P2.3解:图P2.3 ( a ) A B F0 0 00 1 11 0 11 1 0图P2.3 ( b ) 4. 电路如图P2.4所示,为使其完成C=1时,电路应如何改动。解:当C=1时,三态门呈高阻状态,相当于断开,或非门对应输入端悬空相当于”1”所示,为使其完成应在三态门输入端接一个的电阻即可,电路图如图P2.A4所示图P2.4 图P2.A45. 输入波形如图P2.5 ( b ) 所示,试画出P2.5 ( a ) 所示逻辑门的输出波形ABCF1F2 高阻 高阻 ( a ) ( b )图P2.5 F1,F2为 图P2.A5解:C = 1时,为高阻状态,C = 0时, 6. 改正图P2.6所示TTL电路中的错误 图P2.6解:(a) 三极管基极应加接基极电阻.否则与非门输出高电平3.6V时,将三极管损坏。(b) TTL非门的输出端不能并联,应换为集电极开路门。(c) 输入端所接电阻,相当于”0”,使=1,必须使,如取(d) 输入端所接电阻相当于”1”,使,必须使,如取,相当于”0”,这时7. 电路如图P2.7 ( a ) ( f ) 所示,已知输入信号A,B波形如图P2.7 ( g ) 所示,试画出各个电路输入电压波形。 ( a ) ( b ) ( f ) ( d ) ( e ) ( f )AB()图P2.7ABF1 “1”F2F3 “1”F4 “1”F5F6解: 图P2.A78. 电路及输入波形如图P2.8 ( a ),( b ) 所示,试按A、B、C及的波形画出输出波形。图P2.8 ( a )A0B0 C0X0X0X0F0 图P5.A5 (2) 图P2.8 F为图P2.A8解:画出下如图P2.A8所示9. CMOS电路如图P2.9 ( a ) 所示,已知输入A,B及控制端C的波形如图P2.9 ( b )所示,试画出Q端的波形.ABCQ ( a ) ( b )图P2.9解:当C = 0时,=1,导通,截止,当C = 1时, = 0, 截止, 导通,这时A = 0,Q =10. 分析图P2.10所示各电路的逻辑功能 ( a ) ( b )解:(a) (b) (c) ( c )图P2.1011. 在CMOS门电路中,有时采用图P2.11所示的方法扩展输入端。试分析图P2.11 ( a ) (b)所示电路的逻辑功能,写出F的逻辑表达式。假定,二极管的正向导通压降,并说明这种扩展输入端得方法能否用于TTL电路及说明原因。( a ) ( b )图P2.11解:(a) 这种扩展输入端得方法不能用于TTL电路因为当扩展端C、D、E有低电平0.3V时,对应的二极管导通,使与非门一个输入端低电位为0.3V+0.7V=1V,若多射极管处于深饱和其集电极电压近似为1V,是导电,导电,输出低电平,因而逻辑关系错误,不正常工作。(b) 这种扩展输入端的方法不适用于TTL电路因为当扩展端C、D、E均为低电平时,三个二极管均截止,或非门的一个对应输入端通过100K电阻接地,此时,将输入信号A,B封锁,电路工作不正常。12. 试分析图P2.12(a),(b)电路的逻辑功能,写出y的逻辑表达式,图中门电路均为CMOS门电路,本电路能否用于TTL门电路,并说明原因。 ( a ) ( b )图P2.12解:(a) 本电路可以用于TTL电路,因与非门输入端有一个为0.3V时,输出为3.6V,此时y为3.6-0.7V=2.9V,在高电平许可范围内,当与非门输入全为3.6V时,输出为0.3V,此时二极管均截止,y = 0,为低电位,因此高低电平在许可范围内,而二极管具有单向导电性,也不能出现TTL门输出端并联的情况,不会出现逻辑错误。(b) 可用于TTL门电路,原因同上.13. 试说明下列各种门电路中有哪些输出端可以并联使用:(1) 具有推拉式输出端的TTL门电路;(2) TTL电路的OC门;(3) TTL电路的三态门;(4) 普通的CMOS门;(5) 漏极开路的CMOS门;(6) CMOS电路的三态门.解:(1) 具有推拉式输出端的TTL门电路输出端不能并联,否则在一个门截止,一个门导通的情况下会形成低阻通路,损坏器件。(2) TTL电路的OC门输出端可以并联.(3) TTL电路的三态门输出端可以并联,但每个门必须要分时工作.(4) 普通的CMOS门输出端不能并联.(5) 漏极开路的CMOS门输出端可以并联.(6) CMOS电路的三态门输出端可以并联,但每个门需分时工作.14. 试画出完成的CMOS逻辑电路.解:图P2.A1415. 如图P2.13所示电路中,是三态门,是普通TTL与非门,假定控制端C处于高电平,那么开关K合上和断开时,三态门的输出电位各为多少?而当控制端C处于低电平时,在K合上和断开两种情况下,三态门时输出电位又是多少?图P2.13解:当C=1时,门处于高阻状态,相当于输出端断开,因此在K打开时,电压表指示为0,当K合上时,量出门输入端电压1.4V。当C=0时门输出为,电压表指示取决于A、B 。A、B中有一个为 ”0” 则电压表为3.6V,当A = B = ”1” 时,电压表为0.3V。-
网站客服QQ:2055934822
金锄头文库版权所有
经营许可证:蜀ICP备13022795号 | 川公网安备 51140202000112号