6.分别用与非门,或非门设计如下组合电路:(1) 三变量的多数表决电路;(2) 三变量的非一致电路;(3) 三变量的偶数电路。解:(1) 表P5.A6(1) (a) (b) F=AB+AC+BC = F=(A+B)(A+C)(B+C) (c) (d)图P5.A6(1)(2) 表P5.A6(2) (a)F=+= +ABCF=(A+B+C)(+) (b) 图P5.A6(2) (c)(3) 由于0是非奇非偶所以ABC=000时F为无关项 F= 表P5.A6(3) (a) (b) 图P5.A6 (3)7.设计一个一位二进制数全减器电路,用与非门和异或门实现。解: 表P5.A7 (a)= B= 17.用3线8线译码器和与非门实现下列函数。(1) F1= (0,2,5,6,7)(2) F1= C+A CD+ACD F2=A C+A CD+ABC解:(1)F1=m0+ m2+ m5+ m6+ m7 = (2) (a)F1= (2,3,11,15)= F2= (10,11,14,15)= 将二片3线8线译码器扩展为4线16线译码器,实现F1,F2图P5.A17 (2)(b)18.用8选1数据选择器实现下列函数。(1)F= (1,2,4,7)(2)F= (0,1,2,3,8,9,10,11)(3)F= (1,2,3,4,7,8,10,13,14,17,19,20,21,23,24,26,28,30,31)解:(1) D0=0,D1=1,D2=1,D3=0,D4=1D5=D6=0,D7=1图P5.A18(1)(2) (a)(b)图P5.A18(2)(3) F= (1,2,3,4,7,8,10,13,14,17,19,20,21,23,24,26,28,30,31)(a)D0=E+D=,D1=DE,D2=,D3=DE,D4=ED5=+E=,D6=D7=D+=(b)图P5.A18(3)25. 推断下列函数构成的逻辑电路中有无冒险。若有,则设法消除之。(1)F=AB+AC(2)F=+(3)F=AB(4)F=(5)F=(+C)(A+C)解:(1) F=AB+AC两个卡诺圈相切,当A=1,C=1时,F=B+ ,可能出现“0”冒险。将F变换为F=AB+AC+AC增加冗余项AC后消除了上述冒险。(2)F=+F=A当A=1,B=0时F=+C会出现“0”冒险 图P5A25(1) 图P5A25(2)消除方法增加冗余项A F=A 无冒险。(3)F=AB当AB由01跳变到10时,由于门延迟不同可能会出现以下冒险:图P5.A25 (3)AB 011110F 101AB 010010 F 101 消除方法在输出端加采样电路,避开冒险(4)F=图P5.A25(4)当ABC取111时F= = 会产生“1”冒险消除方法增加冗余项=ACD+B+ABCF= = =0,消除“1”冒险(5)F=(+C)(A+C)图P5.A25(5)当C=0时，会产生“1”冒险。消除方法：根据卡诺图重新化简。F=C，则无冒险。习题4.9 试利用触发器的特征方程式写出习题4.9图（a）、（b）、（c）中各触发器次态输出Qn+1与现态Qn和A、B之间的逻辑函数式。 Q1Q2（a） 1K1JC1Q2RCPQ11DC11RRDDCPRD（b）D习题4.8图CPRD（c）DQ1Q2 习题4.9图（a） （b）（c）QQ1DC1ACP&QQ1JC11KACP=1BQ1DC1ACP&Q&B解：习题4.9图（a）由D触发器组成，D触发器的特征方程为：，根据电路连接，将D代入特征方程，因此触发器次态Qn+1与现态Qn和A之间的逻辑函数式为：习题4.9图（b）由JK触发器组成，JK触发器的特征方程为：，根据电路连接，将J、K代入特征方程，因此触发器次态输出Qn+1与现态Qn和A、B之间的逻辑函数式为：习题4.9图（c）由D触发器组成，根据电路连接，将D代入特征方程，因此触发器次态输出Qn+1与现态Qn和A、B之间的逻辑函数式为：