1 / 20 计算机组成原理复习题一、选择题：1. 双字节一般指 C ）二进制数。 A1 位B32 位C 16 位D8 位2. 在主机中，能对指令进行译码的器件是D ）。 A存储器BALU C运算器D控制器3. 若一个数的编码是10000000，它的真值是-127 ，则该编码是D ）。 A原码B移码C 补码D反码4. 在 I/O 控制方式中，主要由程序实现的是C ）。 APPU方式BDMA 方式C中断方式D通 道方式5. 在浮点数的表示范围中，B ）在机器数中不出现，是隐含的。 A阶码B基数C 尾数D符号6. 指令系统采用不同的寻址方式的主要目的是 D ）。A提高访问速度B简 化指令译码电路C增加内存容量D扩 大寻址范围7. 若标志寄存器 Z=1 ，表明 C ） A运算结果为负B 运 算结 果 为1 C 运 算 结 果 为0 D运算结果为正8. 寄存器间接寻址方式中，操作数在B ）中。A寄存器B存储器C堆栈DCPU 9DMA接口B ）。A可以用于主存与主存之间的数据交换B内有中断机制C内有中 断 机 制 ， 可 以 处 理 异 常 情 况D 内 无 中 断 机 制10. 计算机主频的周期是指 A ）A时钟周期B指令周期C 工作周期D 存取周期11. 运算器是由多种部件组成的，其核心部件是D ）。A数据寄存器B累加器C多数转换器 D. 算术逻辑运精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 1 页，共 20 页2 / 20 算单元12. 使 CPU 与 I/O 设备完全并行工作方式是C ）方式。A程序直接传送B中断C通道D 程序查询13. 某计算机字长32 位，存储容量为64KB ，若按照字节编址，它的寻址范围是 。A巨型机 B中型机 C小型机 D微型机15冯诺依曼机工作方式的基本特点是( B 。A多指令流单数据流B按地址访问并顺序执行指令C堆栈操作 D存储器按内容选择地址16CPU 的组成中不包含 ( A 。A存储器 B寄存器 C控制器 D运算器17在定点二进制运算器中，减法运算一般通过( D 来实现。A原码运算的二进制减法器 B补码运算的二进制减法器C补码运算的十进制加法器 D补码运算的二进制加法器18某 RAM芯片，其存储容器为1024K16 位，该芯片的 地址线和数据线数目 分别为 ( A 。A 20 ， 16 B 20，4 C 1024 ，4 D1024，16 19在计算机系统中，记录系统运行状态的部件是( D 。A程序计数器 B指令寄存器 C中断寄存器D程序状态字20在主存和 CPU 之间增加 Cache的目的是 ( C 。A增加内存容量 B提高内存的可靠性精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 2 页，共 20 页3 / 20 C解决 CPU与内存之间的速度匹配问题 D 增加内存容量，同时加快存取速度21计算机的存储器采用分级方式是为了( B 。A减少主机箱的体积 B解决容量、价格、速度三者之间的矛盾C为方便保存大量数据 D操作起来更方便22微型机系统中，主机和高速硬盘进行数据交换一般采用( B 方式。A程序中断控制 B 直接存储器访问 (DMA C程序直接控制 D通道控制23. 关于“同步控制”方式的描述正确的是 D ）。A.只适用于 CPU 内部的控制 B. 只适用于外围设备的控制C.所有指令执行的时间相同D.由统一时序信号控制的方式24. 某计算机指令平均运算时间是10ns 1ns =10-9s），则该机的平均运算速度是 。A 中断源提出请求B 取指周期结束C 执行周期结束D间址周期结束26. 在浮点数表示中，其阶码常采用哪种编码表示 D ）。 A. 原码 B.反码 C.补码 D. 移码27. 用 8 位字长的补码 其中 1 位符号位）表示定点小数N，能表示的数值范围是 |N| 1-2-7 28. 以下哪个描述是 错误的 A ）A.中断的响应可以发生在一条指令执行完毕后，也可以发生在指令执行过程中精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 3 页，共 20 页4 / 20 B.DMA 方式在数据传输过程中接管了CPU 的总线控制权C.中断的响应次序和其处理次序可以不一致D.程序查询的输入输出控制方式不支持多个设备并行工作29. 在 I/O 的控制方式中，程序查询方式、中断方式和DMA 方式的优先级从低到高的排列次序是。A PC B 地址寄存器C 累加器D ALU 31三种集中式总线控制中，( A 方式对电路故障最敏感。A链式查询B计数器定时查询C独立请求D以上都不对32. 指令周期是指 ( C 。ACPU从主存取出一条指令的时间 BCPU执行一条指令的时间C CPU 从 主 存 取 出 一 条 指 令 加 上 执 行 这 条 指 令 的 时间 D时钟周期时间33 计 算 机 中 表 示 地 址 时 ， 采 用 ( D 。A原码； B补码； C反码； D无符号数。34. 计算机的存储系统是指 D ）A RAM B ROM C 主存储器 D cache ，主存储器和外存储器35. 若RAM 芯片的容量是 2M*8位，则该芯片引脚中地址线和数据线的数据之和是 是错误的。精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 4 页，共 20 页5 / 20 A一个更高级的中断请求一定可以中断另一个中断处理程序的执行；BDMA中有中断机制。CDMA 的数据传送不需CPU 控制； DDMA 和CPU必须分时使用总线；37. 如果 X 为负数，由 X 补求-X 补是将 B ）。 A.X 补各值保持不变 B. X补连同符号位一起各位变反，未位加 1 C.X 补除符号位外，各位变反，未位加1 D. X补符号位变反，其它各位不变38. 在按字节编址的存储器中，每个编址单元中存放 码 是 美 国 信 息 交 换 标 准 代 码 。A. ASC B. CRC C. BCD D. ABC 40 将 十进 制 数 转换 成 十 六 进制 数 ： 16A. 20 B. 1E C. 2E D. 30 41. 主设备是： ( C 。A 发送数据的模块 B接收数据的模块C控制总线使用权的模块 D发出总线请求的模块42. 在取指周期中，是按照 。ACPU内部的通用寄存器 B.外围设备中的一个寄存器 C. 内存储单元中的一个存储单元 D.以上都对44直接、间接、立即三种寻址方式指令的执行速度，由快至慢的排序是( C 。A 直 接 、 立 即 、 间 接B 直 接 、 间 接 、 立 即C 立 即 、 直 接 、 间 接D 立 即 、 间 接 、 直 接45 存 放 下 一 条 欲 执 行 指 令 的 地 址 的 寄 存 器 是 ( B 。AMAR BPC CMDRDIR 二、填空题：1. 数值连同符号在计算机中的编码表示称之为该数据的机器数） ，其原来的数值称为 真值）。2. 机器字长为 32 位，存储容量为1MB ，若按字编址访问，其地址线需要 18）条。38 位二进制定点小数补码所能表示的十进制数范围是1）至127），前者的二进制补码表示为1.0000000），后者的二进制补码表示为 0.1111111）。4CPU 中，保存当前正在执行的指令的寄存器为指令寄存器 IR），保存下一条指令地址的寄存器为程序计数器 PC ），保存 CPU 访存地址的寄存器为 地址寄存器 AR ）。5采用双符号位的方法进行溢出检测时，若运算结果中两个符号位不相同 ），则表明发生了溢出；若结果的符号位位01），表示发生正溢出；若为 10），表示发生负溢出。6一条指令通常分为 操作码）和 地址码） 两部分。7定点运算器主要完成对纯小数）数据与 纯整数） 数据的算术和逻辑运算。精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 6 页，共 20 页7 / 20 8. 设字长8 位含 1 位符号位 ），真值X=-1011，则 X 原=1，0001011）。9. 在 CPU 的状态寄存器中，常设置以下状态位： 零）标志位 Z）， 负）标志位 N）， 和。10CPU响应中断时要保护现场，包括对断点） 和通用寄存器和状态寄存器 ）的保护，前者通过 中断隐指令）实现，后者可通过 中断服务程序）实现。11运算器的技术指标一般用主频 ）和字长）表示。12高速缓存是设在 CPU ）和主存）之间的一种存储器，主要是为了解决两者之间的速度）不匹配。13计算机软件可以分为 系统）软件和应用软件。财务软件属于应用）软件，杀毒软件属于 系统）软件。 1 14在计算机术语中，将运算器、控制器合在一起，称为中央处理器），而将 CPU ）和存储器合在一起，成为主机）。15磁表面存储器主要技术指标有存储密度 ），存储容量 ），平均存取时间，数据传输率。16. 总线按照使用的范围可分为三类：片内）总线是指芯片内部的总线，一般是单总线结构。系统总线是指计算机各部件 ）之间的信息传输线，一般是三总线结构：地址总线、数据总线、控制 ）总线。通信）总线是指计算机系统之间或与其它系统之间的信息传输线。17. 在 CPU与主存之间插入高速缓存，系统的运行速度不仅没有降低，反而大大提高，主要原因是程序访问的局部性原理 ）。18.CPU 与主存、高速缓存之间进行数据交换的单位是字），主存与高速缓存之间进行数据交换的单位是块）。19. 一次中断处理过程可简单地归纳为中断请求、中断判优、中断响应）、 中断服务）、中断返回5 个阶段。20.I/O端口是接口中的一些寄存器 ），可分别存放数据信息、地址信息、 控制信息 ），相应的端口分别称为数据端口、地址端口、控制端口） 。三、解释常用英文代号的中文意思1.PC 2.IR 3.ALU 4.MAR 5.MDR 6.MIPS 7.CU 8.CPU 9.SRAM 10.DRAM 精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 7 页，共 20 页8 / 20 11.CACHE 12.DMA 13.RISC 14.CISC 15.OP 16.PSW 17.INTR 18.SP 19.PUSH 20.POP 21.DACK 22.DREQ 23.INTA 24.BUS 25.Flash MEMORY 26.CD-ROM 27.EEPROM 28.ACC 29.CS 30.I/O 答：1 程序计数器 2 指令寄存器 3 算术逻辑单元 4 存储器地址寄存器 5 存储器数据寄存器 6 每秒百万条指令 7 控制单元 8 中央处理器 9 静态随机存储器 10 动态随机存储器11 高速缓冲存储器 12 直接存储器访问 13 精简指令系统计算机14 复杂指令系统计算机 15 操作码 16 程序状态字 17 中断请求18 堆栈指针 19 入栈操作 20 出栈操作 21 DMA 应答 22 DMA 请求23 中断应答 24 总线 25 闪存 26 只读光盘 27 电可擦除只读存储器28 累加器 29 片选信号 30 输入/ 输出四、简答题1. 冯诺依曼思想包含那些要点？答：1）用二进制代码表示程序和数据；2）计算机采用存储程序的工作方式；3）计算机硬件由存储器 . 运算器. 控制器 . 输入设备和输出设备组成。2. 为什么要设置 I/O 接口？答：1）设备寻址，实现不同设备的选择。2）数据缓冲，实现主机与外设的速度匹配。3）数据的串 -并格式转换4）数据的电平转换5）传送来自 CPU 的控制命令精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 8 页，共 20 页9 / 20 6）接收来自设备的状态信息。3. 指令和数据都存于存储器中，计算机如何区分它们？答：计算机区分指令和数据有以下2 种方法：1）通过不同的时间段来区分指令和数据，即在取指令阶段或取指微程序）取出的为指令，在执行指令阶段或相应微程序）取出的即为数据。 。存储系统中Cache 主存层次采用了程序访问的局部性原理。14. 说明中断向量地址和入口地址的区别和联系。答：中断向量地址和入口地址的区别：向量地址是硬件电路 向量编码器）产生的中断源的内存地址编号，中断入口地址是中断服务程序首址。中断向量地址和入口地址的联系：中断向量地址可理解为中断服务程序入口地址指示器入口地址的地址），通过它访存可获得中断服务程序入口地址。精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 10 页，共 20 页11 / 20 15. 在计算机中为什么要采用二进制？答：1）二进制在物理上容易实现。2）二进制运算规则比较简单。16. 总线的带宽和总线宽度有什么区别？答：P46. 17.Cache与主存之间的地址映射方式有几种？各有什么特点？答：P117-119. 18. 在中断过程中，保护现场有什么含义？答：P200. 19. 程序查询方式与程序中断方式均通过“程序”传送数据，两者的区别是什么？答：来实现。2）CPU 与I/O 设备工作方式不同。在程序中断方式中，CPU 与I/O 设备是并行工作的， CPU 的工作效率较高；在程序查询方式中，CPU 与I/O 设备是串行工作的， CPU 的工作效率较低。精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 11 页，共 20 页12 / 20 20. 微程序控制器的基本思想有哪些？答：1）每一条机器指令对应一个微程序，微程序保存在控制存储器中； 2）每一个微程序由若干条微指令组成，一条微指令对应若干条微命令； 已知 X=00.010110，Y=00.100101，计算 XY补(2 已知 X=11.101101，Y=11.010011，计算 X-Y补解： 1）XY补=X补+Y补=00.010110+00.100101=00.111011, 无溢出。 2 ）X-Y补=X补+-Y补=11.101101+00.101101=00.011010, 无溢出。精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 12 页，共 20 页13 / 20 4. 设浮点数格式为：阶码5 位含 1 位阶符），尾数11 位含 1 位数符）。写出 51/128、-27/1024 所对应的机器数。要求如下：1）阶码和尾数均为原码。2）阶码和尾数均为补码。3）阶码为移码，尾数为补码。解：据题意画出该浮点数的格式：阶 符 1位阶码 4 位数 符 1位尾数 10 位将十进制数转换为二进制：x1=51/128= 0.0110011B=2-1* 0.110 011B x2=-27/1024=-0.0000011011B =2-5*(-0.11011B ）则以上各数的浮点规格化数为：1）x1 浮=1，0001；0.110 011 000 0 x2 浮=1，0101；1.110 110 000 0 2）x1 浮=1，1111；0.110 011 000 0 x2 浮=1，1011；1.001 010 000 0 3）x1 浮=0，1111；0.110 011 000 0 x2 浮=0，1011；1.001 010 000 0 5. 设机器数字长为8 位含 1 位符号位），用补码运算规则计算下列各题，判断是否溢出。精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 13 页，共 20 页14 / 20 1 ）A=9/64， B=-13/32 ，求 A+B 。 2 ）A=19/32，B=-17/128 ，求 A-B。 3 ）A=-3/16 ，B=9/32，求 A+B 。 4 ）A=-87，B=53 ，求 A-B。解：1）A=9/64=0.001 0010B, B= -13/32=-0.011 0100B A 补=0.001 0010, B补=1.100 1100 A+B补= 0.0010010+ 1.1001100 = 1.1011110 OV=0，无溢出A+B=-0.010 0010B = -17/64 2 ）A=19/32=0.100 1100B, B= -17/128=-0.001 0001B A 补 =0.100 1100, B 补 =1.110 1111 , -B 补=0.001 0001 A-B 补= 0.1001100+ 0.0010001= 0.1011101 OV=0，无溢出 A-B=0.101 1101B = 93/128B 3）A= -3/16=-0.001 1000B, B=9/32=0.010 0100B A 补=1.110 1000, B补= 0.010 0100 A+B 补= 1.1101000+0.0100100 = 0.0001100 OV=0，无溢出A+B=0.000 1100B = 3/32 4）A= -87=-101 0111B, B=53=110 101B A 补 =1010 1001, B 补=0011 0101, -B 补 =1100 精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 14 页，共 20 页15 / 20 1011 A-B 补= 1 ，0101001 + 1 ，1001011 = 0 ，1110100 OV=1，有溢出6.1）CPU 执行一段程序时，cache完成存取的次数为 2420次，主存完成存取的次数为 80次，已知 cache存储周期为 40ns，主存存储周期为240ns，求cache/ 主存系统的平均访问时间？2）已知 cache存储周期是 40ns，主存存储周期是 200ns，cache/主存系统平均访问时间为50ns，求cache的命中率是多少？解：=96.8% 平均存取时间=htc+(1 -htM=96.8%*40+(1-96.8%*240=46.4ns (250=40*h+(1-h*240 h=95% 7. 假设某设备向 CPU 传送信息的最高频率是 40K次/ 秒，而相应的中断处理程序其执行时间为40ms ，试问该外设是否可用程序中断方式与主机交换信息，为什么？解：该设备向 CPU 传送信息的时间间隔 =1/40K=0.025103=25ms 40ms 则：该外设不能用程序中断方式与主机交换信息，因为其中断处理程序的执行速度比该外设的交换速度慢。8. 有一个cache的容量为 2K字，每块为 16字，问：1）该cache可容纳多少个块？2）如果主存的容量是 256K字，则有多少个块？3）主存的地址有多少位？cache的地址有多少位？ cache 中有2048/16=128个块。(2 主存有 256K/16=21416384个块。(3主存容量为 256K218字，所以主存的地址有 18位。 cache容量为 2K=211字，所以 cache字地址为 11位。精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 15 页，共 20 页16 / 20 (4 主存中的第i块映像到 cache中第i mod 128个块中。9. 某机字长 8位，试用如下所给芯片设计一个存储器，容量为10KB ，其中RAM 为高地址 8KB ，ROM 为低地址 2KB ，最低地址为 0RAM 芯片类型有：4K*8位，ROM 芯片有： 2K*4位）。1）地址线 . 数据线各为多少根。2）RAM 和ROM 的地址范围分别为多少？3）每种芯片各需要多少片。4）画出存储器结构图及与CPU 连接的示意图。10用 1K4 位/ 片的 SRAM 芯片构成一个4K8 位的存储器，地址总线 A15A0低），双向数据总线D7D0，读写控制信号，为片选输入端。请画出芯片级逻辑框图，注明各种信号线，写出各片选信号逻辑式。解：1）计算芯片数扩展位数：用两片1K4 位的存储芯片扩展容量至1K8位；扩展单元数：用4 组 1K8位将容量扩展至4K8位；精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 16 页，共 20 页17 / 20 故共需 24 = 8 片 1K4 位的存储芯片。 2 ）地址分配因为：212=4K，所以存储器需要12 位地址； 210=1K ，所以芯片需要10 位地址。片选逻辑：芯片容量芯片地址片选信号片选逻辑1K A9A0 CS0 1K A9A0CS11K A9A0CS21K A9A0CS3逻辑框图精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 17 页，共 20 页18 / 20 11. 某 16 位字长机器的指令结构如下所示，试分析指令格式及寻址方式特点。 15 10 9 5 4 0 OP 目 标 寄 存器源寄存器解：指令格式及寻址方式特点如下：（1）二地址指令。（2）操作码 OP可指定 26=64 条指令。（3）源和目标都是通用寄存器 可分别指定 32 个寄存器），所以是寄存器 - 寄存器R-R ）型指令，两个操作数均在寄存器中（4）这种指令格式常用于算术逻辑类指令。12P323 例题 7.4 解：见 P323 精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 18 页，共 20 页19 / 20 13P325 例题 7.6 解：见 P325 14P412 例题 10.5 解：见 P412 15. 现有 A、B、C 、D 四个中断源，其优先级由高向低按A、B、C、D 顺序排列。若中断服务程序的执行时间为20s，请根据下图所示时间轴给出的中断源请求中断的时刻，画出CPU 执行程序的轨迹。解：A、B、C、D 的响优先级即处理优先级。CPU执行程序的轨迹图如下：0 10 20 30 40 50 60 70 80 90 100 110 120 130 140 t/usB与C请求B请求D请求C服务B服务A服务程序D服务A请求B服务C服务D服务A服务B服务B服务16. 某机有五个中断源L0、L1、L2、 L3 、L4，按中断响应的优先次序由高向低排序为L0 L1L2L3L4，根据下示格式，现要求中断处理次序改为L1L4L2L0L3，根据下面的格式，写出各中断源的屏蔽字。解：各中断源屏蔽状态见下表：精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 19 页，共 20 页20 / 20 中断源屏蔽字0 1 2 3 4 I0 1 0 0 1 0 I1 1 1 1 1 1 I2 1 0 1 1 0 I3 0 0 0 1 0 I4 1 0 1 1 1 表中：设屏蔽位 =1，表示屏蔽；屏蔽位 =0，表示中断开放。精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 20 页，共 20 页