第一章绪论1画出集成电路设计与制造的主要流程框架。2集成电路分类情况如何？按应用领域分类数字模拟混合电路非线性电路线性电路模拟电路时序逻辑电路组合逻辑电路数字电路按功能分类GSIULSIVLSILSIMSISSI按规模分类薄膜混合集成电路厚膜混合集成电路混合集成电路B iCMOSB iMOS型B iMOSCMOSNMOSPMOS型MOS双极型单片集成电路按结构分类集成电路3微电子学的特点是什么？微电子学：电子学的一门分支学科微电子学以实现电路和系统的集成为目的，故实用性极强。微电子学中的空间尺度通常是以微米(m, 1m106m)和纳米 (nm, 1nm = 10-9m)为单位的。微电子学是信息领域的重要基础学科微电子学是一门综合性很强的边缘学科涉及了固体物理学、量子力学、热力学与统计物理学、材料科学、电子线路、信号处理、计算机辅助设计、测试与加工、图论、化学等多个学科微电子学是一门发展极为迅速的学科，高集成度、低功耗、高性能、高可靠性是微精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 1 页，共 18 页电子学发展的方向微电子学的渗透性极强，它可以是与其他学科结合而诞生出一系列新的交叉学科，例如微机电系统 (MEMS) 、生物芯片等4列举出你见到的、想到的不同类型的集成电路及其主要作用。集成电路 按用途可分为电视机用集成电路、音响 用集成电路、 影碟机 用集成电路、 录像机用集成电路、 电脑（微机）用集成电路、 电子琴 用集成电路、通信用集成电路、照相机用集成电路、遥控集成电路、 语言集成电路、 报警器 用集成电路及各种 专用集成电路 。5用你自己的话解释微电子学、集成电路的概念。集成电路（ integrated circuit）是一种微型电子器件或部件。采用一定的工艺，把一个电路中所需的晶体管、二极管、电阻、电容和电感等元件及布线互连一起，制作在一小块或几小块半导体晶片或介质基片上，然后封装在一个管壳内，成为具有所需电路功能的微型结构；其中所有元件在结构上已组成一个整体，使电子元件向着微小型化、低功耗和高可靠性方面迈进了一大步。6简单叙述微电子学对人类社会的作用。可以毫不夸张地说，没有微电子技术的进步，就不可能有今天信息技术的蓬勃发展，微电子已经成为整个信息社会发展的基石。随着微电子的发展，器件的特征尺寸越来越小第二章半导体物理和器件物理基础1 什么是半导体？特点、常用半导体材料什么是半导体？金属：电导率 106104(W?cm -1)，不含禁带；半导体：电导率 10410-10(W?cm -1)，含禁带；绝缘体：电导率 10-10(W?cm -1)，禁带较宽；半导体的特点：（1）电导率随温度上升而指数上升；（2）杂质的种类和数量决定其电导率；（3）可以实现非均匀掺杂；（4）光辐照、高能电子注入、电场和磁场等影响其电导率；硅：地球上含量最丰富的元素之一，微电子产业用量最大、 也是最重要的半导体材料。硅(原子序数 14)的物理化学性质主要由最外层四个电子（称为价电子）决定。每个硅原子近邻有四个硅原子，每两个相邻原子之间有一对电子，它们与两个原子核都有吸引作用，称为共价键。化合物半导体： III 族元素和 V 族构成的 III-V 族化合物，如， GaAs(砷化镓 )，InSb(锑化铟)，GaP(磷化镓 )，InP(磷化铟 )等，广泛用于光电器件、半导体激光器和微波器件。2.掺杂、施主 /受主、P 型/N 型半导体（课件）掺杂：电子摆脱共价键所需的能量，在一般情况下，是靠晶体内部原子本身的热运动提供的。常温下，硅里面由于热运动激发价健上电子而产生的电子和空穴很少，它们对硅的导电性的影响是十分微小的。室温下半导体的导电性主要由掺入半导体中的微量的杂质（简称掺杂）来决定，这是半导体能够制造各种器件的重要原因。施主： Donor，掺入半导体的杂质原子向半导体中提供导电的电子，并成为带正电的离子。如Si 中掺的 P 和 As（最外层有 5个价电子）受主： Acceptor，掺入半导体的杂质原子向半导体中提供导电的空穴，并成为带负电的离子。如Si 中掺的 B(硼） （最外层只有 3 个价电子）精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 2 页，共 18 页N 型半导体： n 大于 p（如在硅中掺入五价杂质）P 型半导体： p 大于 n（如在硅中掺入三价杂质）3.能带、导带、价带、禁带（课件）半导体晶体中的电子的能量既不像自由电子哪样连续，也不象孤立原子哪样是一个个分立的能级，而是形成能带，每一带内包含了大量的，能量很近的能级。能带之间的间隙叫禁带，一个能带到另一个能带之间的能量差称为禁带宽度。价带： 0K 条件下被电子填充的能量最高的能带导带： 0K 条件下未被电子填充的能量最低的能带禁带：导带底与价带顶之间能带带隙：导带底与价带顶之间的能量差4.半导体中的载流子、迁移率（课件）半导体中的载流子：在半导体中，存在两种载流子，电子以及电子流失导致共价键上留下的空位（空穴）均被视为载流子。通常N 型半导体中指自由电子，P 型半导体中指空穴，它们在电场作用下能作定向运动，形成电流。迁移率：单位电场作用下载流子获得平均速度，反映了载流子在电场作用下输运能力5.PN 结，为什么会单向导电，正向特性、反向特性，PN 结击穿有几种（课件）PN 结：在一块半导体材料中，如果一部分是n 型区，一部分是 p 型区，在 n 型区和 p 型区的交界面处就形成了pn 结载流子漂移 (电流)和扩散 (电流 )过程保持平衡 (相等)，形成自建场和自建势在PN 结上外加一电压 ，如果 P 型一边接正极，N 型一边接负极，电流便从P型一边流向 N 型一边，空穴和电子都向界面运动，使空间电荷区变窄，甚至消失，电流可以顺利通过。如果N 型一边接外加电压的正极， P 型一边接负极，则空穴和电子都向远离界面的方向运动，使空间电荷区变宽，电流不能流过。这就是PN 结的单向导性。正向特性：正向偏置时，扩散大于漂移，称为 PN 结的正向注入效应。反向特性：反向偏置时，漂移大于扩散, PN 结的反向抽取作用。击穿：PN 结反偏时，电流很小，但当电压超过临界电压时，电流会突然增大。这一临界电压称为 PN 结的击穿电压。PN 结的正向偏压一般为0.7V， 而它的反向击穿电压一般可达几十伏，击穿电压与 PN 结的结构及 P 区和 P 区的掺杂浓度有关。齐纳/隧道击穿：电子的隧道穿透效应在强电场的作用下迅速增加的结果。雪崩击穿 : PN 结反偏电压增大时， 空间电荷区电场增强， 通过空间电荷区的电子和空穴在电场作用下获得足够大的能量，当与晶格原子碰撞时可以使满带的电子激发到导带，形成电子-空穴对，这种现象成为“碰撞电离” 。新的电子 -空穴对又在电场作用下获得足够的能量，通过碰撞电离又产生更多的电子 -空穴对，当反偏电压大到一定值后，载流子碰撞电离的倍增象雪崩一样，非常猛烈，使电流急剧增加，从而发生击穿。这种击穿是不可恢复的6.双极晶体管工作原理，基本结构，直流特性（课件）工作原理：基本结构：由两个相距很近的PN 结组成mq精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 3 页，共 18 页直流特性 : 1.共发射极的直流特性曲线2 . 共基极的直流特性曲线7.MOS 晶体管基本结构、工作原理、I-V 方程、三个工作区的特性（课件）基本结构：属于四端器件，有四个电极。由于结构对称，在不加偏压时，无法区分器件的源和漏。源漏之间加偏压后，电位低的一端称为源，电位高的一端称为漏。工作原理：施加正电荷作用使半导体表面的空穴被排走，少子（电子）被吸引过来。继续增大正电压，负空间电荷区加宽，同时被吸引到表面的电子也增加。形成耗尽层。电压超过一定值Vt，吸引到表面的电子浓度迅速增大，在表面形成一个电子导电层，反型层。I-V 方程：电流-电压表达式：线性区： Isd=p (|Vgs|-|Vtp|-|Vds|/2) |Vds| 饱和区： Isd=(p/2)(|Vgs|-|Vtp|)2三个工作区的特性：线性区 (Linear region) ：Vds = Vgs - Vt Vgs-Vtn 不变，Vds 增加的电压主要降在 L 上，由于 LL，电子移动速度主要由反型区的漂移运动决定22VtnVgsnIds截至区（ Cut off） ： Vgs Vt 0 Ids=0 8.MOS 晶体管分类答：按载流子类型分：?NMOS: 也称为 N 沟道，载流子为电子。?PMOS: 也称为 P 沟道，载流子为空穴。按导通类型分：?增强（常闭）型：必须在栅上施加电压才能形成沟道。?耗尽（常开）型：在零偏压下存在反型层导电沟道，必须在栅上施加偏压才能使沟道内载流子耗尽的器件。四种 MOS 晶体管： N 沟增强型； N 沟耗尽型； P沟增强型； P 沟耗尽型1载流子的输运有哪些模式？对这些输运模式进行简单的描述。答：载流子的漂移运动：载流子在电场作用下的运动精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 4 页，共 18 页载流子的扩散运动：载流子在化学势作用下运动2讨论 PMOS 晶体管的工作原理，写出PMOS 管的电流电压方程 。答：PMOS: 也称为 P 沟道，载流子为空穴。PMOS 管 IV 特性电流-电压表达式：线性区： Isd=p (|Vgs|-|Vtp|-|Vds|/2) |Vds| 饱和区： Isd=(p/2)(|Vgs|-|Vtp|)2第三章大规模集成电路基础芯片（ Chip, Die ） ：没有封装的单个集成电路。硅片（ Wafer） ：包含许多芯片的大圆硅片。双极逻辑门电路类型（几种主要的） ：电阻耦合型 - 电阻-晶体管逻辑 (RTL) ：二极管耦合 -二极管 -晶体管逻辑 (DTL) 晶体管耦合 -晶体管 -晶体管逻辑 (TTL) 合并晶体管 -集成注入逻辑 (I2L) 发射极耦合逻辑 (ECL) 1 集成电路制造流程、特征尺寸集成电路的制造过程：设计工艺加工测试封装集成电路的性能指标：集成度速度、功耗（功耗延迟积，又称电路的优值。功耗延迟积越小，集成电路的速度越快或功耗越低，性能越好）特征尺寸（集成电路中半导体器件的最小尺度）可靠性集成电路发展的原动力：不断提高的性能/价格比主要途径：缩小器件的特征尺寸、增大硅片面积缩小尺寸：0.5m(深亚微米 )0.250.18 m(超深亚微米 )0.13 m 增大硅片： 8 英寸 12英寸集成电路的关键技术：光刻技术(DUV)2 CMOS 集成电路特点双极型：COMS ：优点是速度高、驱动能力强，功耗低、集成度高，精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 5 页，共 18 页随着特征缺点是功耗较大、 集成度较低尺寸的缩小， 速度也可以很高3 MOS 开关、 CMOS 传输门特性MOS 开关(以增强型 NMOS 为例)：VgViTClVoVo/（Vg-Vt）11Vi/（Vg-Vt）Vo=Vg-VtViVg-Vt 时：输入端处于开启状态，设初始时Vo=0，则 Vi 刚加上时，输出端也处于开启状态， MOS 管导通，沟道电流对负载电容Cl 充电，直至 Vo=Vi。ViVg-Vt 时：输入沟道被夹断，设初始VoVg-Vt ，则 Vi 刚加上时，输出端导通，沟道电流对Cl 充电，随着 Vo 的上升，沟道电流逐渐减小，当Vo=Vg-Vt 时，输出端也夹断， MOS 管截止， Vo 保持 Vg-Vt 不变。综上所述：ViVg-Vt 时，MOS 管无损地传输信号；ViVg-Vt 时，Vo=Vg-Vt 信号传输有损失，称为阈值损失，对于高电平1 ，NMOS 开关输出端损失一个Vt；为了解决 NMOS 管在传输 1电平、PMOS 在传输0电平时的信号损失，通常采用 CMOS 传输门作为开关使用。 它是由一个 N 管和一个 P管构成。 工作时， NMOS管的衬底接地， PMOS 管的衬底接电源，且NMOS 管栅压 Vgn 与 PMOS 管的栅压Vgp 极性相反。Vgp=1，Vgn=0 时：双管截止，相当于开关断开；Vgp=0，vgn=1 时：双管有下列三种工作状态：ViVgn+Vtn N 管导通，Vi Vgp+|Vtp| P 管截止， Vi 通过 n 管对 Cl 充电至：Vo=Vi ViVgp+|Vtp| P 管导通， Vi 通过双管对 Cl 充电至：Vo=Vi Vi Vgn+Vtn N 管截止，Vi Vgp+|Vtp| P 管导通，Vi 通过 P管对 Cl 充电至：Vo=Vi 精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 6 页，共 18 页通过上述分析，CMOS 传输门是较理想的开关， 它可将信号无损地传输到输出端。4 CMOS 反相器特性 (电压传输特性、 PMOS 和 NMOS 工作区域 ) CMOS 反相器电压传输特性VTC 00.511.522.500.511.522.50ViVtn 时：N 管截止P 管线性（ ViVtnVo+Vtp） ，P管无损地将 Vdd 传送到输出端：Vo=Vdd，如图 ab 段。Vtn ViVo+Vtp 时：N 管饱和P 管线性，如图 bc段Vo+Vtp ViVo+Vtn 时：N 管饱和， P管饱和， Vo 与 Vi 无关(Vo与 Vi 的关系为一条垂直线 )， 称为 CMOS反相器的阈值电压Vth，或转换电压，如图cd 段。Vo+VtnVi Vdd+Vtp 时：N 管线性P 管饱和如图 de段。Vdd+VtpVi Vdd 时：N 管线性P 管截止， Vo=0 如图 ef 段。5 CMOS 组合逻辑：基本逻辑门、复合门基本逻辑门CMOS 复合逻辑门精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 7 页，共 18 页6 反相器、二输入与非、或非门反相器与非门或非门ViVoTpTnIpInVdd7 闩锁效应起因？由于寄生的可控硅效应引起CMOS 电路的电源和地之间的短路，使CMOS 集成电路失效。防止 latch-up 的方法：1、使 N 沟器件远离 N 阱，减小横向 NPN 管的 b 值；但会是芯片面积增大。2、使 Rnwell 和 Rpsubs尽量小；使用尽量多的阱接触孔和衬底接触孔；对于大电流器件使用保护环：PMOS 管周围加接电源的 N+保护环；NMOS 管周围加接地的 P+保护环；大多数情况下，通过仔细地设计版图可以消除latch-up。第四章集成电路制造工艺1集成电路工艺主要分为哪几大类，每一类中包括哪些主要工艺，并简述各工艺的主要作用图形转换： 将设计在掩膜版 (类似于照相底片 )上的图形转移到半导体单晶片上掺杂： 根据设计的需要，将各种杂质掺杂在需要的位置上，形成晶体管、接触等制膜： 制作各种材料的薄膜*图形转换：光刻光刻三要素：光刻胶、掩膜版和光刻机；光刻的基本要素是掩模板和光刻胶。光刻工序：光刻胶的涂覆爆光显影刻蚀去胶光刻的目的就是在二氧化硅或金属薄膜上面刻蚀出与Mask 上完全对应的几何图形，从而实现选择性掺杂、腐蚀、氧化等目的。几种常见的光刻方法接触式光刻：分辨率较高，但是容易造成掩膜版和光刻胶膜的损伤。接近式曝光：在硅片和掩膜版之间有一个很小的间隙(1025m)，可以大大减小掩膜版的损伤，分辨率较低投影式曝光：利用透镜或反射镜将掩膜版上的图形投影到衬底上的曝光方法，目前用的最多的曝光方式常用的腐蚀方法分为湿法刻蚀和干法刻蚀湿法刻蚀：利用液态化学试剂或溶液通过化学反应进行刻蚀的方法，用在线条较大的 IC(3mm)；优点：选择性好；重复性好；生产效率高；设备简单；成本低；缺点：钻蚀严重；对图形的控制性差；精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 8 页，共 18 页广泛应用在半导体工艺中：磨片、抛光、清洗、腐蚀；干法刻蚀：主要指利用低压放电产生的等离子体中的离子或游离基(处于激发态的分子、 原子及各种原子基团等 )与材料发生化学反应或通过轰击等物理作用而达到刻蚀的目的优点：各项异性好，可以高保真的转移光刻图形；*掺杂将需要的杂质掺入特定的半导体区域中，以达到改变半导体电学性质，形成PN结、电阻、欧姆接触扩散法（ diffusion ）是将掺杂气体导入放有硅片的高温炉中，将杂质扩散到硅片内的一种方法。有以下两种扩散方式离子注入： 将具有很高能量的杂质离子射入半导体衬底中的掺杂技术，掺杂深度由注入杂质离子的能量和质量决定，掺杂浓度由注入杂质离子的数目(剂量)决定.（需要进行退火处理） .。离子注入目前已成为集成电路工艺中主要的杂质掺杂技术退火： 也叫热处理，集成电路工艺中所有的在氮气等不活泼气氛中进行的热处理过程都可以称为退火。退火作用：1、激活杂质：使不在晶格位置上的离子运动到晶格位置，以便具有电活性，产生自由载流子，起到杂质的作用；2、消除晶格损伤引起的晶体缺陷；*制膜氧化硅层的作用：在 MOS 电路中作为 MOS 器件的绝缘栅介质，器件的组成部分扩散时的掩蔽层，离子注入的(有时与光刻胶、 Si3N4 层一起使用 )阻挡层作为集成电路的隔离介质材料作为电容器的绝缘介质材料作为多层金属互连层之间的介质材料作为对器件和电路进行钝化的钝化层材料制作二氧化硅层的方法：热氧化法干氧氧化水蒸汽氧化湿氧氧化干氧湿氧干氧 (简称干湿干 )氧化法氢氧合成氧化化学气相淀积法 (CVD):APCVD 、LPCVD 、PECVD 热分解淀积法 (PVD ):蒸发、溅射溅射法2简述光刻的工艺过程第五章集成电路设计1 层次化、结构化设计概念，集成电路设计域和设计层次分层分级设计和模块化设计将一个复杂的集成电路系统的设计问题分解为复杂性较低的设计级别，这个级别可以再分解到复杂性更低的设计级别； 这样的分解一直继续到使最终的设计级别的复杂性足够低，也就是说，能相当容易地由这一级设计出的单元逐级组织起复杂的系统。从层次和域表示分层分级设计思想域：行为域：集成电路的功能精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 9 页，共 18 页结构域：集成电路的逻辑和电路组成物理域：集成电路掩膜版的几何特性和物理特性的具体实现层次：系统级、算法级、寄存器传输级(也称 RTL 级)、 逻辑级与电路级2 什么是集成电路设计？根据电路功能和性能的要求，在正确选择系统配置、电路形式、器件结构、工艺方案和设计规则的情况下，尽量减小芯片面积，降低设计成本，缩短设计周期，以保证全局优化，设计出满足要求的集成电路。3 集成电路设计流程，三个设计步骤系统功能设计逻辑和电路设计版图设计4 模拟电路和数字电路设计各自的特点和流程A.数字电路： RTL 级描述逻辑综合 (Synopsys,Ambit) 逻辑网表逻辑模拟与验证，时序分析和优化难以综合的：人工设计后进行原理图输入，再进行逻辑模拟电路实现 (包括满足电路性能要求的电路结构和元件参数)：调用单元库完成；没有单元库支持： 对各单元进行电路设计，通过电路模拟与分析，预测电路的直流、交流、瞬态等特性，之后再根据模拟结果反复修改器件参数，直到获得满意的结果。由此可形成用户自己的单元库；单元库：一组单元电路的集合；经过优化设计、并通过设计规则检查和反复工艺验证，能正确反映所需的逻辑和电路功能以及性能，适合于工艺制备，可达到最大的成品率。单元库由厂家 (Foundary)提供，也可由用户自行建立B. 模拟电路：尚无良好的综合软件RTL 级仿真通过后，根据设计经验进行电路设计原理图输入电路模拟与验证模拟单元库RTL 设计描述RTL 仿真验证正确？RTL 逻辑综合逻辑模拟、时序分析及优化Yes满足要求？电路网表Yes时序、面积、功耗等约束条件NoNoVerilog/VHDL仿真器逻辑仿真器标准单元库逻辑综合器软件输出输入精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 10 页，共 18 页逻辑和电路设计的输出：网表（元件及其连接关系）或逻辑图、电路图。软件支持：原理图软件、逻辑综合、逻辑模拟、电路模拟、时序分析等软件(EDA 软件系统中已集成 )。5 版图验证和检查包括哪些内容？如何实现？DRC(Design Rule Check) ：几何设计规则检查；对 IC 的版图做几何空间检查， 保证能在特定的工艺条件下实现所设计的电路，并保证一定的成品率；ERC(Electrical Rule Check) ：电学规则检查；检查电源 (power)/地(ground)的短路，浮空的器件和浮空的连线等指定的电气特性；LVS(Loyout versus Schematic) ：网表一致性检查；将版图提出的网表和原理图的网表进行比较，检查电路连接关系是否正确，MOS晶体管的长 /宽尺寸是否匹配，电阻 /电容值是否正确等；LPE(Layout Parameter Extraction)：版图寄生参数提取；从版图中提取晶体管的尺寸、结点的寄生电容、连线的寄生电阻等参数，并产生SPICE 格式的网表，用于后仿真验证；POSTSIM ：后仿真，检查版图寄生参数对设计的影响；提取实际版图参数、电阻、电容，生成带寄生量的器件级网表，进行开关级逻辑模拟或电路模拟，以验证设计出的电路功能的正确性和时序性能等，并产生测试向量。6 版图设计规则概念， 为什么需要指定版图设计规则， 版图设计规则主要内容以及表示方法。什么是设计规则？ 考虑器件在正常工作的条件下，根据实际工艺水平(包括光刻特性、刻蚀能力、对准容差等)和成品率要求，给出的一组同一工艺层及不同工艺层之间几何尺寸的限制，主要包括线宽、间距、覆盖、露头、凹口、面积等规则，分别给出它们的最小值，以防止掩膜图形的断裂、连接和一些不良物理效应的出现。芯片上每个器件以及互连线都占有有限的面积。它们的几何图形由电路设计者来确定。（从图形如何精确地光刻到芯片上出发，可以确定一些对几何图形的最小尺寸限制规则，这些规则被称为设计规则）制定目的： 使芯片尺寸在尽可能小的前提下，避免线条宽度的偏差和不同层版套准偏差可能带来的问题，尽可能地提高电路制备的成品率内容： Design Rule 通常包括相同层和不同层之间的下列规定：最小线宽Minimum Width 最小间距Minimum Spacing 最小延伸Minimum Extension 最小包围Minimum Enclosure 最小覆盖Minimum Overlay 表示方法：以为单位：把大多数尺寸（覆盖，出头等等）约定为的倍数，与工艺线所具有的工艺分辨率有关，线宽偏离理想特征尺寸的上限以及掩膜版之间的最大套准偏差，一般等于栅长度的一半。优点：版图设计独立于工艺和实际尺寸举例：见书 P135 以微米为单位：每个尺寸之间没有必然的比例关系，提高每一尺寸的合理度；简化度不高举例：见书 P137 7 集成电路设计方法分类全定制、半定制、 PLD 精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 11 页，共 18 页8 标准单元 /门阵列的概念，优点 /缺点，设计流程门阵列：（设计流程）概念：形状和尺寸完全相同的单元排列成阵列，每个单元内部含有若干器件，单元之间留有布线通道，通道宽度和位置固定，并预先完成接触孔和连线以外的芯片加工步骤，形成母片根据不同的应用，设计出不同的接触孔版和金属连线版，单元内部连线及单元间连线实现所需电路功能采用母片半定制技术门阵列方法的设计特点：设计周期短，设计成本低， 适合设计适当规模、 中等性能、要求设计时间短、数量相对较少的电路不足：设计灵活性较低；门利用率低；芯片面积浪费 ;速度较低；功耗较大。标准单元：（设计流程）一种库单元设计方法，属基于单元的布图方法需要全套掩膜版：定制方法概念：从标准单元库中调用事先经过精心设计的逻辑单元，并排列成行，行间留有可调整的布线通道，再按功能要求将各内部单元以及输入/输出单元连接起来，形成所需的专用电路芯片布局：芯片中心是单元区，输入/输出单元和压焊块在芯片四周，基本单元具有等高不等宽的结构，布线通道区没有宽度的限制，利于实现优化布线。SC 方法特点：需要全套掩膜版，属于定制设计方法门阵列方法： 合适的母片，固定的单元数、 压焊块数和通道间距标准单元方法：可变的单元数、压焊块数、通道间距，布局布线的自由度增大较高的芯片利用率和连线布通率依赖于标准单元库， SC库建立需较长的周期和较高的成本，尤其工艺更新时适用于中批量或者小批量但是性能要求较高的芯片设计9 PLD 设计方法的特点， FPGA/CPLD 的概念概念：用户通过生产商提供的通用器件自行进行现场编程和制造，或者通过对与或矩阵进行掩膜编程，得到所需的专用集成电路编程方式：现场编程：采用熔断丝、 电写入等方法对已制备好的PLD 器件实现编程， 不需要微电精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 12 页，共 18 页子工艺，利用相应的开发工具就可完成设计，有些PLD 可多次擦除，易于系统和电路设计。掩膜编程：通过设计掩膜版图来实现所需的电路功能，但由于可编程逻辑器件的规则结构，设计及验证比较容易实现。PLD 和 FPGA 设计方法的特点现场编程：功能、逻辑设计网表编程文件PLD 器件硬件编程器编程软件掩膜编程： PLA 版图自动生成系统，可以从网表直接得到掩膜版图设计周期短，设计效率高，有些可多次擦除，适合新产品开发FPGA 与 CPLD 的区别：1、CPLD FPGA 内部结构Product term Look up Table 程序存储内部 EEPROM SRAM ，外挂 EEPROM 资源类型组合电路资源丰富触发器资源丰富集成度低高使用场合完成控制逻辑能完成比较复杂的算法速度慢快其他资源EAB ，锁相环保密性可加密一般不能保密2、FPGA 采用 SRAM 进行功能配置，可重复编程，但系统掉电后，SRAM 中的数据丢失。因此，需在 FPGA 外加 EPROM，将配置数据写入其中，系统每次上电自动将数据引入 SRAM 中。CPLD 器件一般采用EEPROM 存储技术，可重复编程，并且系统掉电后，EEPROM中的数据不会丢失，适于数据的保密。3、FPGA 器件含有丰富的触发器资源，易于实现时序逻辑， 如果要求实现较复杂的组合电路则需要几个CLB 结合起来实现。CPLD 的与或阵列结构，使其适于实现大规模的组合功能，但触发器资源相对较少。4、FPGA 为细粒度结构， CPLD 为粗粒度结构。 FPGA 内部有丰富连线资源， CLB 分块较小，芯片的利用率较高。CPLD 的宏单元的与或阵列较大，通常不能完全被应用，且宏单元之间主要通过高速数据通道连接，其容量有限，限制了器件的灵活布线， 因此 CPLD 利用率较 FPGA 器件低。5、FPGA 为非连续式布线， CPLD 为连续式布线。 FPGA 器件在每次编程时实现的逻辑功能一样，但走的路线不同，因此延时不易控制，要求开发软件允许工程师对关键的路线给予限制。 CPLD 每次布线路径一样， CPLD 的连续式互连结构利用具有同样长度的一些金属线实现逻辑单元之间的互连。 连续式互连结构消除了分段式互连结构在定时上的差异，并在逻辑单元之间提供快速且具有固定延时的通路。CPLD 的延时较小。10试述门阵列和标准单元设计方法的概念和它们之间的异同点。门阵列设计方法：半定制标准单元设计方法：定制11标准单元库中的单元的主要描述形式有哪些？分别在IC 设计的什么阶段应用？标准单元库 ：标准单元库中的单元是用人工优化设计的，力求达到最小的面积和最好的性能，完成设计规则检查和电学验证描述电路单元在不同层级的属性的一组数据精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 13 页，共 18 页逻辑符号（ L） ：单元名称与符号、 I/O 端：用于逻辑图功能描述电路结构、电学指标拓扑版图（ O ） ：拓扑单元名、单元宽度高度、I/O 位置及名称掩膜版图（ A）不 同 设 计 阶段调用不同描述12集成电路的可测性设计是指什么？什么是可测性设计？在尽可能少地增加附加引线脚和附加电路，并使芯片性能损失最小的情况下，满足电路可控制性和可观察性的要求可控制：从输入端将芯片内部逻辑电路置于指定状态可观察：直接或间接地从外部观察内部电路的状态第六章集成电路设计的 EDA 系统1. ICCAD 主要有哪几类，主要作用流行的 CAD 系统：Cadence, Mentor Graphics, Viewlogic, Compass ， Panda 等， 统称 EDA系统。ICCAD 系统的理想作用：实现完全的自动化设计，设计出各种各样的电路2. VHDL 语言的用途（1）对 IC 设计，支持从系统级到门和器件级的电路描述，并具有在不同设计层次上的模拟验证机制（2）可作为综合软件的输入语言，支持电路描述由高层向低层的转换3.VHDL 设计要素：实体、结构体、配置、程序包和库，各自的概念和作用实体 Entity 描述电路的 I/O 端口结构体 Architecture 描述电路的内部组成或者内部功能，对应于一个Entity ，但可以有多个结构体；配置 Configuration 决定使用哪一个Architecture 被使用Package/Package Body（程序包） ：公共类型、常数、元件说明和子程序定义等Library ：共享单元，实体，程序包等4.VHDL 并行信号赋值语句的硬件行为模型5.VHDL 描述电路的风格结构体对电路描述的方式：结构描述描述电路由哪些模块、如何连接构成的；数据流描述使用 VHDL 内建的运算符描述电路的输入输出关系；行为描述使用进程语句，描述电路的行为或者算法；6.信号、变量的区别信号：信号是 VHDL 中实体之间、进程语句之间以及其他并行语句之间动态数据交换的媒介，通过信号可以把不同的实体连在一起形成更大的设计模块。变量：变量是在进程语句和子程序中用来存储局部数据的。在仿真过程中，对于信号的赋值要花费模拟时间来处理，新值不是立即就传递给信号的，但对于变量的赋值却是立即生精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 14 页，共 18 页效的。7.什么是进程语句，什么是敏感量表VHDL 中描述行为的基本单位是进程，由进程语句描述敏感量表：进程中带有的信号名列表，当表中任一信号值发生变化时，进程就从头至尾执行一次8.什么是事件，什么是模拟周期什么是事件？信号的逻辑值发生变化模拟周期：在时刻t，从一些信号更新、若干进程被激活到进程被挂起；9.如何用 VHDL 产生信号激励，时钟激励10.什么是综合？综合过程有几个步骤。从设计的高层次向低层次转换的过程，是一种自动设计的过程一种专家系统（1） 输入的行为描述编译（2）中间数据结构数据流综合子系统、控制流综合子系统（3）数据通道和控制部分（RTL 级网表）模拟验证RTL 两级工艺映射（4）工艺相关的结构逻辑图自动生成（5） 逻辑图模拟验证11.什么是电路模拟？其在IC 设计中的作用根据电路的拓扑结构和元件参数将电路问题转换成适当的数学方程并求解，根据计算结果检验电路设计的正确性版图设计前的电路设计，保证电路正确(包括电路结构和元件参数) 有单元库支持：单元事先经过电路模拟无单元库支持的全定制设计：由底向上，首先对单元门电路进行电路设计、电路模拟，依此进行版图设计，直至整个电路后仿真：考虑了寄生参数，由电路模拟预测电路性能12.SPICE 主要可以完成哪些主要的电路分析直流分析：典型的是求解直流转移特性(.DC) ，输入加扫描电压或电流，求输出和其他节点（元件连接处）电压或支路电流；还有 .TF 、.OP、.SENSE 交流分析 (.AC) ：以频率为变量， 在不同的频率上求出稳态下输出和其他节点电压或支路电流的幅值和相位。噪声分析和失真分析瞬态分析 (.TRAN)：以时间为变量，输入加随时间变化的信号，计算输出和其节点电压或支路电流的瞬态值。温度特性分析 (.TEMP)：不同温度下进行上述分析，求出电路的温度特性13. 试述器件模拟和工艺模拟的基本概念。器件模拟概念：给定器件结构和掺杂分布，采用数值方法直接求解器件的基本方程，得到直流 (DC)、交流 (AC)、瞬态特性和某些电学参数工艺模拟概念：对工艺过程建立数学模型，在某些已知工艺参数的情况下，对工艺过程进行数值求解，计算经过该工序后的杂质浓度分布、结构特性变化（厚度和宽度变化）或应力变化（氧化、薄膜淀积、热过程等引起）。 14.试述面向事件的模拟算法的基本思路。精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 15 页，共 18 页15. 列出逻辑模拟中的主要延迟模型，并给出简单说明。元件的延迟模型和信号模型元件的延迟模型：检查时序关系、反映竞争和冒险等现象；调用的门单元中已含有不同延迟模型信息零延迟：认为所有元件的延迟都为0，检查逻辑关系正确性，适合于组合逻辑和同步时序单位延迟：认为所有元件的延迟都相同，仅用于检查逻辑关系正确性指定延迟：不同元件或不同的元件类型指定不同的延迟；指定上升、下降时间；可用于尖峰分析最大- 最小延迟：对每种元件指定最大和最小延迟时间，可用于分析电路出现竞争的条件。惯性延迟：可抑制尖峰16. 用 SPICE模拟软件模拟一个E/D NMOS 反相器的直流输出特性，请写出相应的输入文件。第七章几种重要的特种微电子器件1 光电器件主要包括哪几类？答：光电子器件：光子和电子共同起作用的半导体器件，其中光子担任主要角色。主要包括三大类：?发光器件：将电能转换为光能?发光二极管 (Light Emitting Diode，缩写为 LED) ?半导体激光器?太阳能电池：将光能转换为电能?光电探测器：利用电子学方法检测光信号的2 半导体发光器件的基本原理是什么？答：半导体发射激光，即要实现受激发射，必须满足下面三个条件：?通过施加偏压等方法将电子从能量较低的价带激发到能量较高的导带，产生足够多的电子空穴对，导致粒子数分布发生反转?形成光谐振腔，使受激辐射光子增生，产生受激振荡，导致产生的激光沿谐振腔方向发射?满足一定的阈值条件，使电子增益大于电子损耗，即激光器的电流密度必须大于产生受激发射的电流密度阈值第八章微机电系统1MEMS 工艺与微电子工艺技术有哪些区别。答：Micro-Electro-Mechanical Systems，MEMS 是指集微型传感器、微型执行器、信号处理和控制电路、接口电路、通信系统以及电源于一体的微型机电系统。MEMS 微小型、智能、集成、高可靠MEMS 是人类科技发展过程一次重大的技术整合?微电子技术、精密加工技术、传感器技术、执行器技术微小型化、智能化、集成化、高可靠性MEMS 能够完成真正意义上的微小型系统集成?在芯片上实现了力、热、磁、化学到电的转变MEMS 极大地改善了人类生活的质量?大批量、低成本的传感器生产方式给人们更多的保护MEMS 将会带动一个充满活力的产业迅速成长?不是钢铁、汽车、微电子，而是微系统精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 16 页，共 18 页MEMS 用批量化的微电子技术制造出尺寸与集成电路大小相当的非电子系统，实现电子系统和非电子系统的一体化集成?从根本上解决信息系统的微型化问题?实现许多以前无法实现的功能2、列举几种你所知道的MEMS 器件，并简述其用途。答：惯性 MEMS 器件?加速度计?陀螺?压力传感器光学 MEMS 器件?微光开关?微光学平台微执行器?微喷?微马达生物 MEMS 器件第九章微电子技术发展的规律及趋势1.叙述 Moore 定律的内容答：集成电路的集成度每三年增长四倍，特征尺寸每三年缩小倍2.解释等比例缩小定律答： （1）基本指导思想是：保持MOS 器件内部电场不变：恒定电场规律，简称CE 律?按比例缩小器件的纵向、横向尺寸，以增加跨导和减少负载电容，提高集成电路的性能?电源电压也要与器件尺寸缩小相同的倍数恒定电场定律的问题阈值电压不可能缩的太小源漏耗尽区宽度不可能按比例缩小电源电压标准的改变会带来很大的不便（2）恒定电压等比例缩小规律(简称 CV 律) ?保持电源电压 Vds和阈值电压 Vth不变，对其它参数进行等比例缩小?按 CV 律缩小后对电路性能的提高远不如CE 律， 而且采用 CV 律会使沟道内的电场大大增强?CV 律一般只适用于沟道长度大于1 m 的器件，它不适用于沟道长度较短的器件。（3）准恒定电场等比例缩小规则，缩写为QCE 律?CE 律和 CV 律的折中，世纪采用的最多?随着器件尺寸的进一步缩小，强电场、高功耗以及功耗密度等引起的各种问题限制了按 CV 律进一步缩小的规则，电源电压必须降低。同时又为了不使阈值电压太低而影响电路的性能，实际上电源电压降低的比例通常小于器件尺寸的缩小比例?器件尺寸将缩小倍，而电源电压则只变为原来的/倍3.21 世纪硅微电子技术的主要发展方向有哪些？特征尺寸继续等比例缩小2精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 17 页，共 18 页集成电路 (IC) 将发展成为系统芯片 (SOC) 微电子技术与其它领域相结合将产生新的产业和新的学科，例如MEMS、DNA 芯片等4. 微电子器件的特征尺寸继续缩小的关键技术有哪些？答：第一个关键技术层次：微细加工第二个关键技术：互连技术第三个关键技术 :新型器件结构 ,新型材料体系 (高 K 介质, 金属栅电极 , 低 K 介质 , SOI 材料) 5. 系统芯片的含义是什么？试分析集成电路走向系统芯片的原因和可能性。分立元件 =集成电路 IC（1） （2）=系统芯片（ 3） （4）（1）IC 的速度很高、功耗很小，但由于PCB 板中的连线延时、噪声、可靠性以及重量等因素的限制，已无法满足性能日益提高的整机系统的要求（2）IC 设计与制造技术水平的提高，IC 规模越来越大，已可以在一个芯片上集成108109个晶体管（3）在需求牵引和技术推动的双重作用下（4）将整个系统集成在一个微电子芯片上精选学习资料 - - - - - - - - - 名师归纳总结 - - - - - - -第 18 页，共 18 页