5.3 寄存器和读寄存器和读/ /写存储器写存储器(Register and Random Access Memory)5.3.1 寄存器的主要特点和分类寄存器的主要特点和分类一、一、 概念和特点概念和特点(一一) 概念概念寄存：寄存：把二进制数据或代码暂时存储起来。把二进制数据或代码暂时存储起来。寄存器：寄存器： 具有寄存功能的电路。具有寄存功能的电路。(二二) 特点特点 主要由触发主要由触发器构成器构成,一般一般不对存储内容不对存储内容进行处理。进行处理。并行并行输入输入并行并行输出输出FF0 FF1 FFn1D0 D1 Dn1 Q0 Q1 Qn1 控制信号控制信号控制信号控制信号1 0 1 01 0 1 01 0 1 01 0 1 00 0 1 1 0 0 1 10 0 1 1 0 0 1 1串行串行输入输入串行串行输出输出二、二、 分类分类(一一) 按按功能功能分分基本寄存器基本寄存器移位寄存器移位寄存器( (并入并出并入并出) )( (并入并出、并入串出、并入并出、并入串出、 串入并出、串入串出串入并出、串入串出) )(二二) 按按开关元件开关元件分分TTL 寄存器寄存器CMOS 寄存器寄存器基本寄存器基本寄存器移位寄存器移位寄存器多位多位 D 型触发器型触发器锁存器锁存器寄存器阵列寄存器阵列单向移位寄存器单向移位寄存器双向移位寄存器双向移位寄存器基本寄存器基本寄存器移位寄存器移位寄存器( (多位多位 D 型触发器型触发器) )( (同同 TTL) )5.3.2 基本寄存器基本寄存器 一个触发器可以存储一个触发器可以存储 位二进制信号；寄存位二进制信号；寄存 n 位位二进制数码，需要二进制数码，需要 个触发器。个触发器。1 n一、一、4 边沿边沿 D 触发器触发器 (74175、74LS175)C11DD0Q0Q0RDC11DD1Q1Q1C11DD2Q2Q2C11DD3Q3Q3RDRDRDFF0FF1FF2FF311CPCPCR异步清零异步清零00000同步送数同步送数1d0d1d2d3 保保保保 持持持持特点：特点：并入并出，结构简单，抗干扰能力强。并入并出，结构简单，抗干扰能力强。二二 、双、双 4 位锁存器位锁存器 (74116)LatchLatch(一一) 引脚排列图和逻辑功能示意图引脚排列图和逻辑功能示意图7411674116Q0 Q1 Q2 Q3CRLEAD0 D1 D2 D3LEB异步清零异步清零送数送数控制控制数码并行输入数码并行输入数码并行输出数码并行输出(二二) 逻辑功能逻辑功能清零清零送数送数保持保持三、三、 4 4 寄存器阵列寄存器阵列 (74170、74LS170)(一一) 引脚排列图和逻辑功能示意图引脚排列图和逻辑功能示意图74170 74170 Q0 Q1 Q2 Q3ENRD0 D1 D2 D3ENWAW0AW1AR0AR1并行数码输入并行数码输入数数 码码 输输 出出AW0、AW1 写入地址码写入地址码AR0、AR1 读出地址码读出地址码ENW 写入时钟脉冲写入时钟脉冲ENR 读出时钟脉冲读出时钟脉冲(二二) 逻辑功能逻辑功能16个个D锁存器锁存器 构成存储矩阵构成存储矩阵能存放能存放4个字个字: W0、W1、W2、W3Q0 Q1 Q2 Q3ENRD0 D1 D2 D3ENWAW0AW1AR0AR1FF00FF01FF02FF03FF10FF11FF12FF13FF20FF21FF22FF23FF30FF31FF32FF3300 00 00 0 0 10 0 0 1010 0 1 00 0 1 0100 1 0 00 1 0 0111 0 0 01 0 0 01写写写写 入入入入 禁禁禁禁 止止止止000 0 0 0 101 0 0 1 010 0 1 0 011 1 0 0 01 1 1 1 1 1 1 1 1特点特点: 能同时进行读写能同时进行读写; 集电极开路输出集电极开路输出每个字有每个字有4位：位： 5.3.3 移位寄存器移位寄存器一、单向移位寄存器一、单向移位寄存器右移寄存器右移寄存器Q0Q1Q2Q3C11DFF0CPCPC11DFF1C11DFF2C11DFF3时钟方程时钟方程驱动方程驱动方程状态方程状态方程Di000000001011100000000111100000001011000001101100000101000001000000100000左移寄存器左移寄存器Di左移左移输入输入左移左移输出输出驱动方程驱动方程状态方程状态方程主要特点：主要特点：1. 输入数码在输入数码在 CP 控制下，依次右移或左移；控制下，依次右移或左移； 2. 寄存寄存 n 位二进制数码。位二进制数码。N 个个CP完成完成串行输入串行输入，并可，并可从从Q0 Q3 端获得端获得并行并行输出，再经输出，再经 n 个个CP又获得又获得串行输出串行输出。3. 若串行数据输入端为若串行数据输入端为 0，则，则 n 个个CP后寄存器被清零。后寄存器被清零。Q3CPCPQ0Q1Q2C11DFF0C11DFF1C11DFF2C11DFF3二、双向移位寄存器二、双向移位寄存器( (自学自学) )三、集成移位寄存器三、集成移位寄存器(一一) 8 位单向移位寄存器位单向移位寄存器 74164DSA DSB Q0 Q1 Q2 Q3 地地1 2 3 4 5 6 714 13 12 11 10 9 87416474164VCC Q7 Q6 Q5 Q4 CR CP7416474164Q7Q6Q5Q4Q3Q2Q1Q0CP CRDSA DSB异步异步清零清零0 0 0 0 0 0 0 0保持保持不变不变0 0 1 1（二）（二）4 位双向移位寄存器位双向移位寄存器 74LS194( (略略) ) 1 1送数送数5.3.4 移位寄存器型计数器移位寄存器型计数器结结构构示示意意图图Q0Q1Qn1C11DFF0CPCPC11DFF1C11DFFn1反馈逻辑电路反馈逻辑电路Dn1D0D1特点：特点：电路结构简单，计数顺序一般为非自然态序，电路结构简单，计数顺序一般为非自然态序，用途极为广泛。用途极为广泛。一、环形计数器一、环形计数器(一一) 电路组成电路组成Q0Q1Q2Q3C11DFF0CPCPC11DFF1C11DFF2C11DFF3(二二) 工作原理工作原理1000010000100001有效循环有效循环000011110101101011000110001110011101111001111011无无效效循循环环( (三三) ) 能自启动的环型计数器能自启动的环型计数器Q0Q1Q2Q3C11DFF0CPCPC11DFF1C11DFF2C11DFF3&Q0Q1Q2Q31110011100111111110111000110100000010100001000001001101001011011二、扭环形计数器二、扭环形计数器Q0Q1Q2Q3C11DFF0CPCPC11DFF1C11DFF2C11DFF3 0000 0000100010001100110011101110 00010001001100110111011111111111010001001010 1010 1101 1101 01100110 10011001 0010 00100101010110111011有效循环有效循环无效循环无效循环克服自启动电路：克服自启动电路：P326 三、最大长度移位寄存器型计数器三、最大长度移位寄存器型计数器 (略略)5.3.5 读读/写存储器写存储器 RAM(Random Access Memory)存储单元存储单元 存放一位二进制数的基本单元存放一位二进制数的基本单元( (即即位位) )。存储容量存储容量 存储器含存储单元的总个存储器含存储单元的总个( (位位) )数。数。存储容量存储容量 = 字数（字数（word） 位数（位数（bit） 地址地址 存储器中每一个字的编号存储器中每一个字的编号256 1，256 4 一共有一共有 256 个字，需要个字，需要 256 个地址个地址1024 4，1024 8 一共有一共有 1024 个字，需要个字，需要 1024 个地个地址址地址译码地址译码 用译码器赋予每一个字一个地址用译码器赋予每一个字一个地址N 个地址输入，能产生个地址输入，能产生 2N 个地址个地址一元地址译码一元地址译码( (单向译码、基本译码、字译码单向译码、基本译码、字译码) )二元地址译码二元地址译码( (双向译码、位译码双向译码、位译码) ) 行译码、列译码行译码、列译码一、一、RAM 的结构的结构存储矩阵存储矩阵读读/写写控制器控制器地地址址译译码码器器地地址址码码输输入入片选片选读读/ /写写控制控制输入输入/ /输出输出CS R / W I / O 例例 对对 256 4 存储矩阵进行地址译码存储矩阵进行地址译码一元地址译码一元地址译码D3D2D1D0W0W1W256译译码码器器0 0 1 11 0 1 00 1 1 1A0A1A710.0W11 0 1 08 8线线线线 256 256线线线线缺点缺点: n 位地址输入的位地址输入的译码器译码器,需要需要 2n 条条输出线。输出线。1 0 1 0二元地址译码二元地址译码Y0Y1 Y15A0A1A2A3X0X1X15行行译译码码器器A4 A5 A6 A7列译码器列译码器Dout4 4线线线线 16 16线线线线1 1 0 0. . . .0 01 0 01 0 0 8 位地址输入的位地址输入的地址译码器地址译码器,只有只有 32条输出线。条输出线。25 (32) 根行选择线根行选择线10 根地址线根地址线 2n (1024)个地址个地址25 (32)根列选择线根列选择线1024 个字排列成个字排列成 32 32 矩阵矩阵当当 X0 = 1，Y0 = 1 时，时，对对 0-0 单元单元读读( (写写) )当当X31 = 1，Y31 = 1时，时，对对 31-31 单元单元读读( (写写) ) 例例 1024 1 存储器矩阵存储器矩阵二、二、RAM的存储单元的存储单元(一一) 静态存储单元静态存储单元基本工作原理：基本工作原理：T T5 5T T6 6T T7 7T T8 8DDX Xi iY Yi iSR位位线线B位位线线BT T5 5、T T6 6 门控管门控管控制触发器与位线的连通控制触发器与位线的连通截止截止截止截止 导通导通导通导通0 0截止截止截止截止 01导通导通导通导通读操作时读操作时:写操作时写操作时:T T7 7、T T8 8 门控管门控管控制位线与数据线的连通控制位线与数据线的连通0 0 0 01MOS管为管为简化画法简化画法T T1 1T T3 3T T2 2T T4 4T T5 5T T6 6T T7 7T T8 8VDDVGGDDX Xi iY Yi i1. 六管六管 NMOS 存储单元存储单元基本基本基本基本RSRS触发器触发器触发器触发器T T1 1T T3 3T T2 2T T4 4VDDVGG1导通导通0截止截止0截止截止1导通导通特点：特点： 断电后数据丢失断电后数据丢失2. 六管六管 CMOS 存储单元存储单元T T1 1T T3 3T T2 2T T4 4T T5 5T T6 6T T7 7T T8 8VDDDDX Xi iY Yi iNP特点：特点： PMOS 作作 NMOS负载，功耗极小，可负载，功耗极小，可在交流电源断电后在交流电源断电后,靠电池保持存储数据靠电池保持存储数据.(二二) 动态存储单元动态存储单元1. 四管动态存储单元四管动态存储单元T T5 5、T T6 6 控制控制对位线的预充电对位线的预充电VDD存储单元存储单元T T1 1T T2 2T T3 3T T4 4T T5 5T T6 6T T7 7T T8 8DDX Xi iY Yi i位位位位线线线线B B位位位位线线线线B BCBCB预充脉冲预充脉冲C1C21 1导导通通0 0截截止止T T3 3、T T4 4 门控管门控管控制存储单元控制存储单元与位线的连通与位线的连通T T7 7、T T8 8 门控管门控管控制位线与数控制位线与数据线的连通据线的连通1 110 01 1若无若无预充电，在预充电，在“读读”过程中过程中 C1 存储的电荷有所损存储的电荷有所损失，使数据失，使数据 “1”被破坏，而预充电则起到给被破坏，而预充电则起到给 C1 补补充电荷的作用，即进行一次充电荷的作用，即进行一次刷新刷新。存储单元存储单元存储单元存储单元2. 三管动态存储单元三管动态存储单元T T1 1T T2 2T T3 3T T4 4写写写写位位位位线线线线CBVDD读读读读位位位位线线线线写字线写字线写字线写字线读字线读字线读字线读字线C读操作读操作读操作读操作: :先使读位线预充电到高电平先使读位线预充电到高电平当读字线为高电平时当读字线为高电平时 T3 导通导通若若 C 上上存有电荷存有电荷 (1)使使 T2 导通导通, 则则 CB 放电放电, 使使读位变为低电平读位变为低电平 (0)若若 C 上上没有电荷没有电荷 (0)使使 T2 截止截止, 则则 CB 不不放电放电, 使读位线保持高电平使读位线保持高电平 (1)写操作写操作写操作写操作: : 当写字线为高电平时当写字线为高电平时 T1 导通导通将输入信号送至写位线，则将信息存储于将输入信号送至写位线，则将信息存储于 C 中中三、三、RAM 容量的扩展容量的扩展(一一) 位扩展位扩展地址线、读地址线、读/写控制线、片选线写控制线、片选线并联并联输入输入/ 输出输出线分开使用线分开使用如：用如：用 8 片片 1024 1 位位 RAM 扩展为扩展为 1024 8 位位 RAMI / O10241024 1 1(0)A0A1 A9R/WCSI / O10241024 1 1(1)A0A1A9 R/WCSI / O10241024 1 1(7)A0A1A9 R/WCSA0A1.A9CSR / W0 00 0I0I1I7D0 D71 10 0O0O1O7D0 D7 (二二) 字扩展字扩展四、四、RAM 芯片举例芯片举例1234567891011122423222120191817161514136116A7A6A5A4A3A2A1 A0D0D1D2GNDVDDA8A9WEOEA10CS D7D6D5D4D3片片 选选输出使能输出使能写入控制写入控制输入输入工作方式工作方式I / OCS OE WE A0 A10D0 D71 0 0 1 稳定稳定0 0 稳定稳定低功耗维持低功耗维持读读写写高阻态高阻态输出输出输入输入